JPH03242937A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03242937A JPH03242937A JP4000090A JP4000090A JPH03242937A JP H03242937 A JPH03242937 A JP H03242937A JP 4000090 A JP4000090 A JP 4000090A JP 4000090 A JP4000090 A JP 4000090A JP H03242937 A JPH03242937 A JP H03242937A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- contact hole
- executed
- technique
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 abstract 1
- 239000002253 acid Substances 0.000 abstract 1
- 229910052731 fluorine Inorganic materials 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高密度金属配線を備えた半導体集積回路素子
などの半導体装置の製造方法に関する。
などの半導体装置の製造方法に関する。
従来の技術
近年、半導体集積回路素子は高密度化、高集積化が進み
、それにともない金属配線の線幅が細くかつ厚みが薄く
なり、段差部やコンタクト孔での断線が発生している。
、それにともない金属配線の線幅が細くかつ厚みが薄く
なり、段差部やコンタクト孔での断線が発生している。
以下、従来の半導体装置の製造方法、特にＭＯ８電界効
果トランジスタ（ＦＥＴ）の製造方法を第２図（ａ）〜
（Ｃ）を用いて説明する。
果トランジスタ（ＦＥＴ）の製造方法を第２図（ａ）〜
（Ｃ）を用いて説明する。
まずシリコン基板１を酸化し５００ｎｍ程度のＬ ＯＧ
ＯＳ （Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５
ｉｌｉｃｏｎ ）酸化膜２を成長させる。その後、２５
ＯＡのゲート酸化膜３を高温酸化雰囲気中で形成し、ス
レッシュホールドボルテージコントロールのためにボロ
ンイオ、ンを注入する。続いてＣＶＤ法により多結晶シ
リコン膜を４００ｎｍ程度成長させる。その後、通常の
フォトマスク技術とドライエツチング技術によって多結
晶シリコン膜からなるゲート電極４を所定の形状に加工
し、その後イオン注入を行い、ソース領域５およびドレ
イン領域６を形成する。そして次に酸化膜７を常圧ＣＶ
Ｄ法により２００ｎｍ程度成長させ、続いて熱溶融でき
る絶縁膜としてＢＰＳＧ （ホウ素−リンケイ酸ガラス
）絶縁膜８ａを６００ｎｍ程度常圧ＣＶＤ法により成長
させる。この時のＢＰＳＧ絶縁膜８ａのＰ（リン）濃度
は６〜８ ｗ ｔ％、Ｂ（ボロン）濃度は４ｗｔ％以下
である。次に通常のフォトマスク技術によりパターニン
グを行い、次にバッファード弗酸２０：１ （ＮＨ４Ｆ
：ＨＦ＝２０： ｌ）を用いて約３５０ｎｍエツチング
（１２分間エツチング〉し、続いてドライエツチング技
術によって残りのＢＰＳＧ絶縁膜８ａおよび酸化膜７を
完全にエツチングし、コンタクト孔９ａを形成する。
ＯＳ （Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５
ｉｌｉｃｏｎ ）酸化膜２を成長させる。その後、２５
ＯＡのゲート酸化膜３を高温酸化雰囲気中で形成し、ス
レッシュホールドボルテージコントロールのためにボロ
ンイオ、ンを注入する。続いてＣＶＤ法により多結晶シ
リコン膜を４００ｎｍ程度成長させる。その後、通常の
フォトマスク技術とドライエツチング技術によって多結
晶シリコン膜からなるゲート電極４を所定の形状に加工
し、その後イオン注入を行い、ソース領域５およびドレ
イン領域６を形成する。そして次に酸化膜７を常圧ＣＶ
Ｄ法により２００ｎｍ程度成長させ、続いて熱溶融でき
る絶縁膜としてＢＰＳＧ （ホウ素−リンケイ酸ガラス
）絶縁膜８ａを６００ｎｍ程度常圧ＣＶＤ法により成長
させる。この時のＢＰＳＧ絶縁膜８ａのＰ（リン）濃度
は６〜８ ｗ ｔ％、Ｂ（ボロン）濃度は４ｗｔ％以下
である。次に通常のフォトマスク技術によりパターニン
グを行い、次にバッファード弗酸２０：１ （ＮＨ４Ｆ
：ＨＦ＝２０： ｌ）を用いて約３５０ｎｍエツチング
（１２分間エツチング〉し、続いてドライエツチング技
術によって残りのＢＰＳＧ絶縁膜８ａおよび酸化膜７を
完全にエツチングし、コンタクト孔９ａを形成する。
次にスパッタリング技術によって（ｂ） 、 （Ｃ）に
示すように金属配線であるＡｅ膜１０ａを８００ｎｍ程
度蒸着させる。ところが、（ｂ） 、 （ｃ）の点線丸
印で示す突起部分１１ａは、バッファード弗酸２０：１
を用いて約３５０ｎｍエツチングし終えた箇所とドライ
エツチングを始めた箇所の境界部分が突起状の断面とな
っており、この部分のＡｅ膜１０ａの膜厚が薄くなり、
ステップカバレッジ（段差被覆性）が不充分でＡｅ膜１
０ａの断線が発生し易い。これは半導体装置の信頼性低
下に大きく起因している。
示すように金属配線であるＡｅ膜１０ａを８００ｎｍ程
度蒸着させる。ところが、（ｂ） 、 （ｃ）の点線丸
印で示す突起部分１１ａは、バッファード弗酸２０：１
を用いて約３５０ｎｍエツチングし終えた箇所とドライ
エツチングを始めた箇所の境界部分が突起状の断面とな
っており、この部分のＡｅ膜１０ａの膜厚が薄くなり、
ステップカバレッジ（段差被覆性）が不充分でＡｅ膜１
０ａの断線が発生し易い。これは半導体装置の信頼性低
下に大きく起因している。
発明が解決しようとする課題
このような従来の構成では、コンタクト孔の突起部分の
Ａ［膜のステップカバレッジが不充分なため断線が発生
するという問題があった。
Ａ［膜のステップカバレッジが不充分なため断線が発生
するという問題があった。
本発明は上記従来の問題点を解決するもので、ＡＱ膜の
段差部やコンタクト孔部分での断線を防ぎ、Ａｅ膜のス
テップカバレッジを良くし段差部やコンタクト孔部分で
の断面積を小さくせず、半導体集積回路素子の信頼性向
上をはかることができる半導体装置の製造方法を提供す
ることを目的とする。
段差部やコンタクト孔部分での断線を防ぎ、Ａｅ膜のス
テップカバレッジを良くし段差部やコンタクト孔部分で
の断面積を小さくせず、半導体集積回路素子の信頼性向
上をはかることができる半導体装置の製造方法を提供す
ることを目的とする。
課題を解決するための手段
この目的を達成するために本発明は、半導体基板上に熱
溶融できる絶縁膜を形成し、その絶縁膜を形成した半導
体基板を水素ガス雰囲気中で熱処理を施した後、所定の
深さまでウェットエツチングし、続いてドライエツチン
グによりコンタクト孔を形成し、そこに金属配線を設け
るようにしたものである。
溶融できる絶縁膜を形成し、その絶縁膜を形成した半導
体基板を水素ガス雰囲気中で熱処理を施した後、所定の
深さまでウェットエツチングし、続いてドライエツチン
グによりコンタクト孔を形成し、そこに金属配線を設け
るようにしたものである。
作用
本発明は上記した構成により、絶縁膜の表面部分から約
２５０ｎｍの所まで、バッファード弗酸２０ ： １
（ＮＨ４Ｆ ： ＨＦ＝２０ ： １ ）のエツチング
レートが、水素ガス雰囲気中で熱処理を施さない絶縁膜
よりも低下し、そのエツチングレートがほぼ半分となる
。これは、水素ガス雰囲気中で熱処理中に絶縁膜のＰ（
リン〉が膜外に拡散したためと推察される。この現象に
より絶縁膜を３５０ｎｍバッファード弗酸２０：１ （
ＮＨ４Ｆ： ）（Ｆ２０．１）を用いてエツチングする
と、エツチングレートの差によってコンタクト孔の突起
部分が緩和される。
２５０ｎｍの所まで、バッファード弗酸２０ ： １
（ＮＨ４Ｆ ： ＨＦ＝２０ ： １ ）のエツチング
レートが、水素ガス雰囲気中で熱処理を施さない絶縁膜
よりも低下し、そのエツチングレートがほぼ半分となる
。これは、水素ガス雰囲気中で熱処理中に絶縁膜のＰ（
リン〉が膜外に拡散したためと推察される。この現象に
より絶縁膜を３５０ｎｍバッファード弗酸２０：１ （
ＮＨ４Ｆ： ）（Ｆ２０．１）を用いてエツチングする
と、エツチングレートの差によってコンタクト孔の突起
部分が緩和される。
実施例
以下、本発明の実施例について第１図（ａ）〜（ｄ）の
図面とともに、第２図における部分と同一部分には同一
番号を付して説明を省略し、相違する点についてのみ説
明する。
図面とともに、第２図における部分と同一部分には同一
番号を付して説明を省略し、相違する点についてのみ説
明する。
すなわち本発明においては、熱溶融できるＢＰＳＧ絶縁
膜８を形成した後、水素ガス雰囲気中で温度が９００〜
９５０℃＋Ｈ２ガス１（Ｎ！／ｍｉｎ、処理時間が２０
分の条件下で熱処理を行う。
膜８を形成した後、水素ガス雰囲気中で温度が９００〜
９５０℃＋Ｈ２ガス１（Ｎ！／ｍｉｎ、処理時間が２０
分の条件下で熱処理を行う。
その後（Ｃ）のように、通常のフォトマスク技術によっ
てパターニングを行い、バッファード弗酸２０：１（Ｎ
Ｈ４Ｆ ： ＨＦ＝２０ ： １）を用イテ約３５０ｎ
ｍウェットエツチング（１６分間エツチング）し、続い
てドライエツチング技術によって残りのＢＰＳＧ絶縁膜
８および酸化膜７を完全にエツチングし、コンタクト孔
９を形成する。次にスパッタリング技術によって金属配
線であるＡｅ膜を８００ｎｍ程度蒸着させ、ホトソン技
術によって（Ｃ）および（ｄ）に示すようなＡｅ膜１０
の配線を形成し、半導体装置であるＭＯＳＦＥＴを製造
する。（Ｃ）において点線の丸印をした突起部分１１の
形状が、従来例第２図（ｂ） 、 （Ｃ）の突起部分１
１ａより緩やかになって、その部分に付着したＡｅ膜１
０の膜厚が厚くなっている様子が示されている。なお、
水素ガス雰囲気中での処理時間は２０分以上も行ったが
、同じ効果が得られた。また絶縁膜８のウェットエツチ
ングは３００ｎｍ以上で突起部分１１が緩やかになる効
果が現れた。
てパターニングを行い、バッファード弗酸２０：１（Ｎ
Ｈ４Ｆ ： ＨＦ＝２０ ： １）を用イテ約３５０ｎ
ｍウェットエツチング（１６分間エツチング）し、続い
てドライエツチング技術によって残りのＢＰＳＧ絶縁膜
８および酸化膜７を完全にエツチングし、コンタクト孔
９を形成する。次にスパッタリング技術によって金属配
線であるＡｅ膜を８００ｎｍ程度蒸着させ、ホトソン技
術によって（Ｃ）および（ｄ）に示すようなＡｅ膜１０
の配線を形成し、半導体装置であるＭＯＳＦＥＴを製造
する。（Ｃ）において点線の丸印をした突起部分１１の
形状が、従来例第２図（ｂ） 、 （Ｃ）の突起部分１
１ａより緩やかになって、その部分に付着したＡｅ膜１
０の膜厚が厚くなっている様子が示されている。なお、
水素ガス雰囲気中での処理時間は２０分以上も行ったが
、同じ効果が得られた。また絶縁膜８のウェットエツチ
ングは３００ｎｍ以上で突起部分１１が緩やかになる効
果が現れた。
発明の効果
以上の実施例から明らかなように本発明によれば、所定
の処理が施された半導体基板上に熱溶融できる絶縁膜を
形成した後、水素ガス雰囲気中で熱処理を施すことによ
って、コンタクト孔内部の突起部分が緩和されて金属配
線の断線を防ぎ、半導体集積回路素子の信頼性向上をは
かることができる。
の処理が施された半導体基板上に熱溶融できる絶縁膜を
形成した後、水素ガス雰囲気中で熱処理を施すことによ
って、コンタクト孔内部の突起部分が緩和されて金属配
線の断線を防ぎ、半導体集積回路素子の信頼性向上をは
かることができる。
第１図（ａ）〜（ｄ）は本発明の一実施例である製造工
程を示す半導体装置の断面図、第２図（ａ）〜（Ｃ）は
従来の半導体装置の製造工程を示す半導体装置の断面図
である。 ■・・・・・・シリコン基板（半導体基板）、８・・・
・・・絶縁膜、９・・・・・・コンタクト孔、１０・・
・・・・ＡｅＦＭ（金属配線）。
程を示す半導体装置の断面図、第２図（ａ）〜（Ｃ）は
従来の半導体装置の製造工程を示す半導体装置の断面図
である。 ■・・・・・・シリコン基板（半導体基板）、８・・・
・・・絶縁膜、９・・・・・・コンタクト孔、１０・・
・・・・ＡｅＦＭ（金属配線）。
Claims (3)
- （１）所定の処理が施された半導体基板上に熱溶融でき
る絶縁膜を形成する工程と、その絶縁膜を形成した前記
半導体基板を水素ガス雰囲気中で熱処理を施す工程と、
前記絶縁膜を任意の深さまでウェットエッチングした後
ドライエッチングしてコンタクト孔を形成する工程と、
蒸着技術とホトリソ技術により金属配線を設ける工程と
を有していることを特徴とする半導体装置の製造方法。 - （２）水素ガス雰囲気中での熱処理条件として、温度を
９００〜９５０℃、処理時間を少なくとも２０分とする
ことを特徴とする請求項１記載の半導体装置の製造方法
。 - （３）絶縁膜をウェットエッチングするに際して、バッ
ファード弗酸を用いて３００ｎｍ以上の深さにエッチン
グすることを特徴とする請求項１または２記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000090A JPH03242937A (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000090A JPH03242937A (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03242937A true JPH03242937A (ja) | 1991-10-29 |
Family
ID=12568655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4000090A Pending JPH03242937A (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03242937A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
-
1990
- 1990-02-21 JP JP4000090A patent/JPH03242937A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6017809A (en) | Method of manufacturing semiconductor device | |
| JPS61145868A (ja) | 半導体装置の製造方法 | |
| JP4870873B2 (ja) | 半導体装置の製造方法 | |
| JPH03242937A (ja) | 半導体装置の製造方法 | |
| KR20030077387A (ko) | 반도체 장치 제조 방법 | |
| KR100200184B1 (ko) | 반도체 장치의 제조방법 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPS6123363A (ja) | 半導体装置およびその製造方法 | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| KR970002428B1 (ko) | 반도체소자 제조방법 | |
| JPH0682668B2 (ja) | 半導体装置の製造方法 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JPS604224A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH022633A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| KR960011639B1 (ko) | 티타늄 실리사이드를 이용한 얇은 접합 형성 방법 | |
| JP2638285B2 (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPS599937A (ja) | 半導体装置の製造方法 | |
| JPS60127741A (ja) | 半導体装置の製法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| KR19990004932A (ko) | 반도체 장치 제조 방법 | |
| KR19990005997A (ko) | 반도체 소자의 제조방법 | |
| JPH01256147A (ja) | 半導体装置の製造方法 |