JPH03246920A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03246920A JPH03246920A JP2044732A JP4473290A JPH03246920A JP H03246920 A JPH03246920 A JP H03246920A JP 2044732 A JP2044732 A JP 2044732A JP 4473290 A JP4473290 A JP 4473290A JP H03246920 A JPH03246920 A JP H03246920A
- Authority
- JP
- Japan
- Prior art keywords
- wafers
- monitor
- pattern
- wafer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特に少量生産品の場合のレジス
トパターン形成工程のプロセス・シーケンスの改良に関
し、 製造ラインのスループット向上が可能な製造方法を提供
することを目的とし、 複数の基板上に順次レジストを被着してプリベーキング
し、これを露光したのち現像並びにポストベーキングし
てレジストパターンを形成する半導体装置の製造方法に
おいて、該複数の基板のうちの一部をモニタ基板として
他に先行してパターンを形成した後これを検査して製造
条件の適否を確認する工程を有し、該モニタ基板の検査
は現像後且つポストベーキング前に行うように構成する
。
トパターン形成工程のプロセス・シーケンスの改良に関
し、 製造ラインのスループット向上が可能な製造方法を提供
することを目的とし、 複数の基板上に順次レジストを被着してプリベーキング
し、これを露光したのち現像並びにポストベーキングし
てレジストパターンを形成する半導体装置の製造方法に
おいて、該複数の基板のうちの一部をモニタ基板として
他に先行してパターンを形成した後これを検査して製造
条件の適否を確認する工程を有し、該モニタ基板の検査
は現像後且つポストベーキング前に行うように構成する
。
本発明は、半導体装置の製造方法、特に少量生産品の場
合のレジストパターン形成工程のプロセス・シーケンス
の改良に関する。
合のレジストパターン形成工程のプロセス・シーケンス
の改良に関する。
近年、特定用途向けＩＣの需要が非常に多くなっている
。このうちゲートアレイ等のセミカスタムＩＣでは極端
な多品種少量の生産となることが多く、製造ラインの生
産効率低下を余儀なくされている。そのため、このよう
な多品種少量の生産を行う製造ラインの生産効率向上が
望まれている。
。このうちゲートアレイ等のセミカスタムＩＣでは極端
な多品種少量の生産となることが多く、製造ラインの生
産効率低下を余儀なくされている。そのため、このよう
な多品種少量の生産を行う製造ラインの生産効率向上が
望まれている。
従来のレジストパターン形成工程のプロセス・シーケン
スを第２図により説明する。第２図は従来のレジストパ
ターン形成工程のプロセス・シーケンス・チャートであ
る。先ず前工程からウェーハキャリアに収納して搬送さ
れたウェーハ（即ち基板）を−枚ずつレジスト塗布装置
に送り込んでウェーハ上にレジストを塗布し、次にこれ
をベーキング装置に移してベーキングする（即ちプリベ
ーキング）。次にこれを露光装置（紫外線露光装置等）
に搬送し、マスク位置合わせの後、レジストを露光する
。次にこれを現像装置に搬送してレジストを現像し、更
にこれをベーキング装置に移してベーキングする（即ち
ポストベーキング）。
スを第２図により説明する。第２図は従来のレジストパ
ターン形成工程のプロセス・シーケンス・チャートであ
る。先ず前工程からウェーハキャリアに収納して搬送さ
れたウェーハ（即ち基板）を−枚ずつレジスト塗布装置
に送り込んでウェーハ上にレジストを塗布し、次にこれ
をベーキング装置に移してベーキングする（即ちプリベ
ーキング）。次にこれを露光装置（紫外線露光装置等）
に搬送し、マスク位置合わせの後、レジストを露光する
。次にこれを現像装置に搬送してレジストを現像し、更
にこれをベーキング装置に移してベーキングする（即ち
ポストベーキング）。
その後、パターン検査装置（顧微鏡等）によるパターン
検査（パターン寸法精度、位置合わせ精度、現像の度合
い等）を行う。このパターン検査に合格すればウェーハ
を順次ウェーハキャリアに収納して次工程（エツチング
工程）に搬送する。
検査（パターン寸法精度、位置合わせ精度、現像の度合
い等）を行う。このパターン検査に合格すればウェーハ
を順次ウェーハキャリアに収納して次工程（エツチング
工程）に搬送する。
もしパターン検査の結果が不合格の場合にはつ工−ハを
ウェーハ再生装置に移してレジストを除去しく例えばレ
ジストストリッパを用いて３０分程度ボイルする）、再
びレジスト塗布からレジストパターン形成工程を繰り返
す。
ウェーハ再生装置に移してレジストを除去しく例えばレ
ジストストリッパを用いて３０分程度ボイルする）、再
びレジスト塗布からレジストパターン形成工程を繰り返
す。
ところで、以上の工程を１０ツト分の全ウェーハを連続
して行うと、万一プロセス条件が不適切であった場合等
は１０ツトのウェーハ全数が不合格となる可能性があり
、レジスト除去とレジストパターン再形成に多大の工数
を要することになる。
して行うと、万一プロセス条件が不適切であった場合等
は１０ツトのウェーハ全数が不合格となる可能性があり
、レジスト除去とレジストパターン再形成に多大の工数
を要することになる。
これを防ぐために、１０ツトのウェーハの中の１枚をモ
ニタとして工程を先行させ、そのモニタウェーハ（即ち
モニタ基板）の検査結果が良好であることを確認した後
、待機していた残りの全ウェーハを１枚ずつ順次、連続
して処理を行う方式を取っている。もしモニタウェーハ
のパターン検査結果が不合格ならば、プロセス条件を若
干変更する等した後、残りのウェーハの中の１枚を新た
なモニタウェーハとしてパターン検査まで行う。良好な
検査結果が得られるまで、これを繰り返す。
ニタとして工程を先行させ、そのモニタウェーハ（即ち
モニタ基板）の検査結果が良好であることを確認した後
、待機していた残りの全ウェーハを１枚ずつ順次、連続
して処理を行う方式を取っている。もしモニタウェーハ
のパターン検査結果が不合格ならば、プロセス条件を若
干変更する等した後、残りのウェーハの中の１枚を新た
なモニタウェーハとしてパターン検査まで行う。良好な
検査結果が得られるまで、これを繰り返す。
パターン検査に合格したモニタウェーハは残りのウェー
ハのパターン検査合格品に合流させ、不合格のモニタウ
ェーハはレジストを除去して残りのウェーハに合流させ
る。尚、モニタウェーハ以外のウェーハのパターン検査
は、その一部、又は全部を省略することがある。
ハのパターン検査合格品に合流させ、不合格のモニタウ
ェーハはレジストを除去して残りのウェーハに合流させ
る。尚、モニタウェーハ以外のウェーハのパターン検査
は、その一部、又は全部を省略することがある。
ところがこのようなモニタウェーハの先行処理は１０ツ
ト単位で行うため、１０ツトのウェーハ枚数が数枚以下
のような少量生産の場合には、１０ツト全部のレジスト
パターン形成工程所要時間に占めるモニタウェーハの先
行処理所要時間（即ち残りのウェーハの待機時間）の比
率が非常に大きくなり、このようなロットを集中的に処
理する製造ラインではスループットを著しく低下させる
、という問題があった。
ト単位で行うため、１０ツトのウェーハ枚数が数枚以下
のような少量生産の場合には、１０ツト全部のレジスト
パターン形成工程所要時間に占めるモニタウェーハの先
行処理所要時間（即ち残りのウェーハの待機時間）の比
率が非常に大きくなり、このようなロットを集中的に処
理する製造ラインではスループットを著しく低下させる
、という問題があった。
本発明は、このような問題を解決して、製造ラインのス
ループット向上が可能な半導体装置の製造方法を提供す
ることを目的とする。
ループット向上が可能な半導体装置の製造方法を提供す
ることを目的とする。
この目的は、本発明によれば、複数の基板上に順次レジ
ストを被着してプリベーキングし、これを露光したのち
現像並びにポストベーキングしてレジストパターンを形
成する半導体装置の製造方法において、該複数の基板の
うちの一部をモニタ基板として他に先行してパターンを
形成した後これを検査して製造条件の適否を確認する工
程を有し、該モニタ基板の検査は現像後且つポストベー
キング前に行うことを特徴とする半導体装置の製造方法
とすることで、達成される。
ストを被着してプリベーキングし、これを露光したのち
現像並びにポストベーキングしてレジストパターンを形
成する半導体装置の製造方法において、該複数の基板の
うちの一部をモニタ基板として他に先行してパターンを
形成した後これを検査して製造条件の適否を確認する工
程を有し、該モニタ基板の検査は現像後且つポストベー
キング前に行うことを特徴とする半導体装置の製造方法
とすることで、達成される。
〔作用〕
モニタウェーハの先行処理におけるパターン検査を、［
現像、ポストベーキング後」から「現像後、ポストベー
キング前」に変更することにより、ポストベーキングに
要する時間分だけ速（残りのウェーハの処理を開始する
こと、即ち待機時間を節減することが出来る。１０ツト
当たりの待機時間節減の絶対値は僅かなものであるが、
その値は１０ツト当たりのウェーハ枚数には関係がない
ため、ウェーハ枚数が極端に少ないロットを集中的に処
理する製造ラインではスループットが高率で向」ニする
ことになる。
現像、ポストベーキング後」から「現像後、ポストベー
キング前」に変更することにより、ポストベーキングに
要する時間分だけ速（残りのウェーハの処理を開始する
こと、即ち待機時間を節減することが出来る。１０ツト
当たりの待機時間節減の絶対値は僅かなものであるが、
その値は１０ツト当たりのウェーハ枚数には関係がない
ため、ウェーハ枚数が極端に少ないロットを集中的に処
理する製造ラインではスループットが高率で向」ニする
ことになる。
本発明に基づくレジストパターン形成工程のプロセス・
シーケンスの実施例を第１図により説明する。第１図は
本発明の実施例のプロセス・シーケンス・チャートであ
る。本発明を適用した製造ラインはいわゆるインライン
方式の自動化ラインであり、前工程からウェーハキャリ
アに収納されて搬送されたウェーハを、１枚ずつ連続し
てレジスト塗布装置→プリベーキング装置→露光装置→
現像装置→パターン検査装置→ポストベーキンク装置に
送り、最後に再びウェーハキャリアに収納するように構
成した。従って従来のプロセス・シーケンスと異なり、
パターン検査は現像後且つポストベーキング前に行うこ
とになる。尚、個々の装置、処理内容については前記の
〔従来の技術〕の場合と同じである。
シーケンスの実施例を第１図により説明する。第１図は
本発明の実施例のプロセス・シーケンス・チャートであ
る。本発明を適用した製造ラインはいわゆるインライン
方式の自動化ラインであり、前工程からウェーハキャリ
アに収納されて搬送されたウェーハを、１枚ずつ連続し
てレジスト塗布装置→プリベーキング装置→露光装置→
現像装置→パターン検査装置→ポストベーキンク装置に
送り、最後に再びウェーハキャリアに収納するように構
成した。従って従来のプロセス・シーケンスと異なり、
パターン検査は現像後且つポストベーキング前に行うこ
とになる。尚、個々の装置、処理内容については前記の
〔従来の技術〕の場合と同じである。
この製造ラインによりウェーハ１０ツト分を次のように
処理する。先ず１０ツトのウェーハの中の１枚をモニタ
として工程を先行させる。即ちモニタウェーハ１枚だけ
をレジスト塗布、プリベーキング、露光、現像の後、パ
ターン検査を行う。
処理する。先ず１０ツトのウェーハの中の１枚をモニタ
として工程を先行させる。即ちモニタウェーハ１枚だけ
をレジスト塗布、プリベーキング、露光、現像の後、パ
ターン検査を行う。
このパターン検査に合格すれば、待機していた残りの全
ウェーハの処理を１枚ずつ順次、全工程連続して行う。
ウェーハの処理を１枚ずつ順次、全工程連続して行う。
そのモニタウェーハは残りの処理（ポストベーキング）
を行う。
を行う。
もしモニタウェーハのパターン検査結果が不合格の場合
には、プロセス条件を若干変更する等した後、残りのウ
ェーハの中の１枚を新たなモニタウェーハとしてレジス
トパターン形成工程をパターン検査まで行う。検査合格
となるまで、これを繰り返す。検査不合格となったモニ
タウェーハはレジストを除去し、再びレジスト塗布から
レジストパターン形成工程を繰り返す。尚、レジスト除
去はポストベーキング前に行うことになるため、従来の
プロセス・シーケンスによる場合と異なり、酢酸ブチル
等の溶剤のスプレーによって簡単に除去出来る。
には、プロセス条件を若干変更する等した後、残りのウ
ェーハの中の１枚を新たなモニタウェーハとしてレジス
トパターン形成工程をパターン検査まで行う。検査合格
となるまで、これを繰り返す。検査不合格となったモニ
タウェーハはレジストを除去し、再びレジスト塗布から
レジストパターン形成工程を繰り返す。尚、レジスト除
去はポストベーキング前に行うことになるため、従来の
プロセス・シーケンスによる場合と異なり、酢酸ブチル
等の溶剤のスプレーによって簡単に除去出来る。
以上の本発明のプロセス・シーケンスを採用した場合と
従来のプロセス・シーケンスの場合の１０ツトの処理時
間の実績を比較すると次の通りである。但し、いずれも
パターン検査は１回で合格した場合であり、製造ライン
は、レジスト塗布〜パターン検査が７．０分、ポストベ
ーキングが３．５分、タクトタイムが１．５分に設定さ
れている。先ずウェーハ３枚のロットでは、従来が２２
．５分、本発明が１９．０分となり、短縮率は１６％で
あった。次にウェーハ５０枚のロットでは、従来が９３
．０分、本発明が８９．５分となり、短縮率は４％であ
った。このようにウェーハ枚数が極端に少ないロットの
場合に処理時間が大幅に短縮されるため、このようなロ
ットを集中的に処理する製造ラインではスループットの
大幅な向上を果たすことが出来た。
従来のプロセス・シーケンスの場合の１０ツトの処理時
間の実績を比較すると次の通りである。但し、いずれも
パターン検査は１回で合格した場合であり、製造ライン
は、レジスト塗布〜パターン検査が７．０分、ポストベ
ーキングが３．５分、タクトタイムが１．５分に設定さ
れている。先ずウェーハ３枚のロットでは、従来が２２
．５分、本発明が１９．０分となり、短縮率は１６％で
あった。次にウェーハ５０枚のロットでは、従来が９３
．０分、本発明が８９．５分となり、短縮率は４％であ
った。このようにウェーハ枚数が極端に少ないロットの
場合に処理時間が大幅に短縮されるため、このようなロ
ットを集中的に処理する製造ラインではスループットの
大幅な向上を果たすことが出来た。
以上説明したように、本発明によれば、多品種少量生産
の場合のスループットの大幅な向上が可能な半導体装置
の製造方法を提供することが出来、半導体装置の生産効
率向上に寄与するところが大である。
の場合のスループットの大幅な向上が可能な半導体装置
の製造方法を提供することが出来、半導体装置の生産効
率向上に寄与するところが大である。
第１図は本発明の実施例のプロセス・シーケンス・チャ
ート、 第２図は従来のレジストパターン形成工程のプロセス・
シーケンス・チャート、である。 （前玉（イ） 本発明の実施例のプロセス・シーケンス・チャート（前
玉Ｗ
ート、 第２図は従来のレジストパターン形成工程のプロセス・
シーケンス・チャート、である。 （前玉（イ） 本発明の実施例のプロセス・シーケンス・チャート（前
玉Ｗ
Claims (1)
- 【特許請求の範囲】 複数の基板上に順次レジストを被着してプリベーキング
し、これを露光したのち現像並びにポストベーキングし
てレジストパターンを形成する半導体装置の製造方法に
おいて、 該複数の基板のうちの一部をモニタ基板として他に先行
してパターンを形成した後これを検査して製造条件の適
否を確認する工程を有し、 該モニタ基板の検査は現像後且つポストベーキング前に
行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2044732A JPH03246920A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2044732A JPH03246920A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03246920A true JPH03246920A (ja) | 1991-11-05 |
Family
ID=12699621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2044732A Pending JPH03246920A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03246920A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735315A (en) * | 1980-08-11 | 1982-02-25 | Fujitsu Ltd | Manufacturing of integrated circuit device |
| JPS59201418A (ja) * | 1983-04-30 | 1984-11-15 | Toshiba Corp | 露光装置 |
-
1990
- 1990-02-26 JP JP2044732A patent/JPH03246920A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735315A (en) * | 1980-08-11 | 1982-02-25 | Fujitsu Ltd | Manufacturing of integrated circuit device |
| JPS59201418A (ja) * | 1983-04-30 | 1984-11-15 | Toshiba Corp | 露光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Atherton et al. | Wafer fabrication: Factory performance and analysis | |
| US8019467B2 (en) | Scheduling method for processing equipment | |
| US20040216770A1 (en) | Process for rinsing and drying substrates | |
| US8393845B2 (en) | Substrate convey processing device, trouble countermeasure method in substrate convey processing device, and trouble countermeasures program in substrate convey processing device | |
| CN100452294C (zh) | 基板处理装置的控制方法以及基板处理装置 | |
| US6207358B1 (en) | Method of stripping a photoresist from a semiconductor substrate using dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide | |
| JPH03246920A (ja) | 半導体装置の製造方法 | |
| JP2002076088A (ja) | 半導体及び平板ディスプレイ製造装置 | |
| US6426168B1 (en) | Method of inspecting photo masks | |
| US6190424B1 (en) | Process for fabricating two different types of wafers in a semiconductor wafer production line | |
| JP2001015408A (ja) | レジストパターン形成装置及び基板検査装置 | |
| JP3955116B2 (ja) | 半導体製造装置のスケジューリング方法 | |
| KR102256215B1 (ko) | 기판 처리 장치 | |
| US20040125310A1 (en) | Manufacturing method of display device | |
| JPH07281171A (ja) | カラーフィルタ製造装置 | |
| KR101010157B1 (ko) | 기판 처리 시스템 및 기판 처리 방법 | |
| US6337174B1 (en) | Method of stripping a photoresist from a semiconductor substrate dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide | |
| JP2934296B2 (ja) | 半導体基板の連続処理システム | |
| CN112506149B (zh) | 一种机台程式控制方法及装置 | |
| JP3136780B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| KR19990015818A (ko) | 포토 설비의 레이아웃 | |
| CN118778375A (zh) | 光刻工艺监控方法及系统 | |
| KR100816329B1 (ko) | 액정 표시 장치용 인라인 제조 시스템 | |
| JPH06244072A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| KR100591130B1 (ko) | 반도체 소자 제조 방법 |