JPH0629320A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH0629320A
JPH0629320A JP4183896A JP18389692A JPH0629320A JP H0629320 A JPH0629320 A JP H0629320A JP 4183896 A JP4183896 A JP 4183896A JP 18389692 A JP18389692 A JP 18389692A JP H0629320 A JPH0629320 A JP H0629320A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
crystal growth
silicon thin
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4183896A
Other languages
English (en)
Other versions
JP3182893B2 (ja
Inventor
Takashi Noguchi
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18389692A priority Critical patent/JP3182893B2/ja
Priority to KR1019930012245A priority patent/KR100293263B1/ko
Priority to US08/085,083 priority patent/US5382537A/en
Publication of JPH0629320A publication Critical patent/JPH0629320A/ja
Application granted granted Critical
Publication of JP3182893B2 publication Critical patent/JP3182893B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 大粒径の多結晶シリコン薄膜を形成して薄膜
トランジスタを形成する場合に、より確実に活性領域内
の膜質を均一化してトランジスタの移動度μ等のばらつ
きを抑えて、高性能化をはかる。 【構成】 非晶質シリコン薄膜２上の所定の位置に点状
の結晶成長核５を発生させて固相結晶化してシリコン薄
膜１３を形成する薄膜トランジスタの製造方法におい
て、結晶成長核５を、薄膜トランジスタの活性領域が形
成される領域外の近傍に形成して、固相結晶化を行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法、特にシリコン薄膜を用いた薄膜トランジスタの
製造方法に係わる。
【０００２】
【従来の技術】高抵抗負荷型のＳＲＡＭ（スタティック
・ランダム・アクセス・メモリ）等において、動作マー
ジン、信頼性、スタンバイ電流等を充分に確保するため
に、膜質の均一性に優れた多結晶シリコンに形成した薄
膜トランジスタ（ＴＦＴ）を負荷素子として用いた積層
型のＳＲＡＭが提案されている。
【０００３】多結晶シリコンは例えば通常の化学的気相
成長（ＣＶＤ）法により形成することができるが、特に
比較的結晶粒の大なる多結晶シリコン膜を形成しようと
する場合、膜質の均一性に優れ且つ低リークで高移動度
を有する膜を形成することが難しい。これに対し、ラン
ダム固相成長法、或いは低濃度にイオンを注入した後レ
ジストマスクを介して選択的に高濃度にイオンを注入し
て結晶成長核を発生させ、この後低温固相成長を行う選
択的成長方法等が提案されている。このような固相成長
結晶化（ＳＰＣ：Solid Phase Crystallization ）技術
は、多結晶シリコンの大粒径化が可能で、このため高移
動度化が可能となり、上述のＴＦＴ積層型ＳＲＡＭ等へ
の応用研究試作が盛んになっている。
【０００４】
【発明が解決しようとする課題】しかしながら上述のラ
ンダム固相成長法による場合は、結晶を選択的に成長さ
せることが難しいので、トランジスタのチャネルが結晶
粒界にかかる恐れがあり、この場合リーク電流やしきい
電圧にばらつきを生じさせ、トランジスタの信頼性の低
下を招く恐れがある。また、選択的成長方法による場合
はレジスト被着による表面汚染や、低濃度イオン注入領
域の不均一性による膜質の不均一化等を生じる恐れがあ
る。
【０００５】これに対し、本出願人は先に特願平３─２
８５７０２号出願において、基板上の非晶質半導体層の
上面に遮光性マスクを形成した後、このマスクを介して
非晶質半導体層にエキシマレーザ光を照射してこの非晶
質半導体層に結晶成長核を発生させ、その後低温固相ア
ニール処理を施すことによって結晶成長核より結晶を成
長させて非晶質半導体層に単結晶領域を形成する半導体
結晶の成長方法を提案した。
【０００６】この方法による場合、品質に優れた単結晶
領域を選択的に成長することができて、トランジスタの
チャネル層に結晶粒界が形成されず、リーク電流が大幅
に低減されて移動度が高くなり、しきい電圧のばらつき
を減少させて、トランジスタの信頼性の向上をはかるこ
とができる。
【０００７】本発明はこのような方法を用いて大粒径の
多結晶シリコン薄膜を形成して薄膜トランジスタを形成
する場合に、より確実に活性層内の膜質を均一化してト
ランジスタの移動度μ等のばらつきを抑えて、高性能化
をはかることを目的とする。
【０００８】
【課題を解決するための手段】本発明は、その一例の製
造工程図を図１Ａ〜Ｃに示すように、非晶質シリコン薄
膜２上の所定の位置に点状の結晶成長核５を発生させて
固相結晶化してシリコン薄膜１３を形成する薄膜トラン
ジスタの製造方法において、結晶成長核５を、薄膜トラ
ンジスタの活性領域が形成される領域外の近傍に形成し
て、固相結晶化を行う。
【０００９】また本発明は、非晶質シリコン薄膜上の所
定位置に点状の結晶成長核を発生させて固相結晶化して
シリコン薄膜を形成する薄膜トランジスタの製造方法に
おいて、図２にその一例の略線的拡大断面図を示すよう
に、結晶成長核５をソース領域９ｓもしくはドレイン領
域９ｄに形成して、固相結晶化を行う。
【００１０】
【作用】上述したように本発明によれば、結晶成長核５
を活性領域（チャネル領域）外に形成することから、活
性領域を良好で均一な膜質をもって形成することができ
る。即ちイオン注入やレーザ光照射等により形成した結
晶成長核はその後の低温固相化処理によって単結晶とな
らず微細な結晶粒が形成される場合があり、この結晶成
長核を含む領域を単結晶とすることは難しいが、本発明
においてはこの結晶成長核５を活性領域外の近傍に形成
し、この結晶成長核５の周辺に生じる単結晶領域内に活
性領域が確実に含まれる構成とすることができることか
ら、ここにおける電子移動度μの向上、スイング値Ｓの
低減化等をはかって薄膜トランジスタの性能の向上をは
かることができる。
【００１１】また本発明によれば、ソースもしくはドレ
イン領域９ｓ又は９ｄに結晶成長核５を形成することか
ら、同様に活性領域が確実に単結晶領域内に含まれるよ
うになすことができ、薄膜トランジスタの性能の向上を
はかることができる。
【００１２】
【実施例】本発明の一実施例を図１を参照して説明す
る。この例においては、前述の特願平３─２８５７０２
において提案したシリコン薄膜の形成方法を適用した場
合で、非晶質シリコン薄膜を形成した後エキシマレーザ
を照射して結晶成長核を発生させ、その後低温固相アニ
ールを施してシリコン薄膜を形成する場合を示す。
【００１３】先ず図１Ａに示すように、例えばＬＰＣＶ
Ｄ（低圧の化学的気相成長）法によって例えばＳｉより
成る基板１の上面にＳｉＯ2 等より成る絶縁層２を形成
する。続いてＳｉＨ4 （モノシラン）またはＳｉ2 Ｈ6
（ジシラン）を反応ガスとして用いてＬＰＶＣＤ法又は
プラズマＣＶＤ法等によって、絶縁膜２の上面に非晶質
シリコン薄膜３を例えば４０ｎｍの厚さに成膜する。
【００１４】またこのとき、ＣＶＤ法によって基板１の
上面にｐｏｌｙ−Ｓｉ（多結晶シリコン）層を形成し、
その後形成したｐｏｌｙ−ＳｉにＳｉ+ をイオン注入
し、このｐｏｌｙ−Ｓｉ層を非晶質化して非晶質シリコ
ン薄膜３を形成してもよい。或いは、基板１の上面にＳ
ｉＯ2 等より成る絶縁膜２を形成せずに、石英ガラス等
により成る基板１に上述の工程と同様にＣＶＤ法によっ
て非晶質シリコン薄膜３を成膜することもできる。
【００１５】その後例えばＣＶＤ法によって非晶質シリ
コン薄膜３の上面に５００ｎｍ程度の厚さの例えば酸化
シリコン層４ａと１００ｎｍ程度の厚さのシリコン層４
ｂとより成るマスク層４を形成する。この場合酸化シリ
コン層４ａは、エキシマレーザ光を照射することにより
この上のシリコン層４ｂで熱変換されたエキシマレーザ
の熱を、このシリコン層４ａによって十分に逃がすこと
ができるようにその厚さを選定する。またシリコン層４
ａは、エキシマレーザが透過しない厚さに選定する。通
常８０ｎｍ程度以上であれば良い。
【００１６】その後フォトリソグラフィ等の適用によっ
て、シリコン層４ｂの上面にレジスト（図示せず）を塗
布した後パターン露光、現像した後レジストパターンを
マスクとしてＲＩＥ（反応性イオンエッチング）等の異
方性エッチングを行って酸化シリコン層４ａ及びシリコ
ン層４ｂより成るマスク層４をパターニングして、結晶
成長核を発生させる位置に開口４ｈを設ける。この開口
４ｈは、後述の工程で形成する結晶成長核の中心部に例
えば円形パターンとして形成し、その径は０．８μｍ程
度以下とする。この径が０．８μｍ以上とされる場合は
低温固相成長処理後に結晶成長する領域が多結晶シリコ
ンとなる。
【００１７】その後図１Ａにおいて矢印Ｅで示すよう
に、このマスク層４を介してエキシマレーザを非晶質シ
リコン薄膜３に照射する。エキシマレーザが開口４ｈを
介して照射された部分には、図１Ｂにおいて●で示すよ
うに、結晶成長核５が発生する。照射するエキシマレー
ザのエネルギー密度は、非晶質シリコン薄膜３の厚さに
対応してこの非晶質シリコン薄膜３が結晶化しないよう
に選定する。例えば非晶質シリコン薄膜３の厚さが４０
ｎｍの場合は例えば６０ｍＪ／ｃｍ2 とすることができ
る。
【００１８】そして次にマスク層４をウェットエッチン
グ、プラズマエッチング等の非晶質シリコン薄膜３にダ
メージを与えない手段によって除去し、例えば電気炉を
用いて窒素雰囲気中で６００℃４０時間の低温固相アニ
ールを施して、図１Ｂに示すように結晶成長核５を中心
として単結晶領域１４、１５を有するシリコン薄膜１３
を形成する。６は単結晶領域１４及び１５の間の粒界を
示す。
【００１９】そしてこの後、図１Ｃに示すように、シリ
コン薄膜１３上にＳｉＯ2 等の絶縁層７を形成し、この
上に結晶成長核５からの間隔ΔＬを１〜２μｍの例えば
１μｍとしてゲート電極８をフォトリソグラフィ等の適
用によりパターニング形成する。このようにしてゲート
電極８の直下の活性領域９ｃとなる部分に結晶成長核５
が形成されず、従って単結晶領域内にこの活性領域９ｃ
が確実に含まれる構成とする。そして図示しないがゲー
ト電極９の両側にイオン注入等を施してソース／ドレイ
ン領域を形成して薄膜トランジスタを得ることができ
る。
【００２０】即ち図２に示すように、この場合ソース領
域９ｓに結晶成長核５が形成され、図３にその略線的拡
大平面図を示すように、活性領域９ｃが確実に単結晶領
域１４に含まれるように形成される。この場合、ドレイ
ン領域９ｄ内に結晶成長核５が形成される場合も同様に
活性領域９ｃを単結晶領域とすることができる。
【００２１】このようにして形成された単結晶領域内の
活性領域９ｃは、均一性に優れた膜質となり、低リーク
電流で且つキャリア移動度μが高く従って相互コンダク
タンスｇm の大なる薄膜トランジスタを得ることができ
る。またこの活性領域即ちチャネル領域に結晶粒界が存
在しないのでトラップ密度を小としてスイング値の低減
化をはかりオン電流を大とすることができると共に、リ
ーク電流やしきい電圧のばらつきを抑制することができ
る。
【００２２】尚、上述の例においてはエキシマレーザを
照射して結晶成長核を形成したが、その他低濃度にシリ
コンイオンを注入した後選択的に高濃度にシリコンイオ
ンを注入して結晶成長核を発生させる方法、又は電子ビ
ームやイオンビームにより結晶成長核を発生させる方法
等種々の方法を用いて薄膜トランジスタを形成する場合
に適用することができることはいうまでもない。
【００２３】
【発明の効果】上述したように本発明によれば、活性領
域が確実に単結晶領域内に形成されるようにすることが
できて、低リーク電流、高キャリア移動度を得ることが
でき、また相互コンダクタンスを大としてスイング値の
低減化従ってオン電流の増大化をはかることができて、
薄膜トランジスタの性能の向上をはかることができる。
更にまたリーク電流やしきい電圧のばらつきを抑制し
て、信頼性の高い薄膜トランジスタを得ることができ
る。
【図面の簡単な説明】
【図１】薄膜トランジスタの製造方法の一例の製造工程
図である。
【図２】薄膜トランジスタの製造方法の一例の一製造工
程図である。
【図３】薄膜トランジスタの一例の略線的拡大平面図で
ある。
【符号の説明】 １ 基板 ２ 絶縁層 ３ 非晶質シリコン薄膜 ４ マスク層 ５ 結晶成長核 ６ 粒界 ７ 絶縁層 ８ ゲート電極 ９ｃ 活性領域 ９ｓ ソース領域 ９ｄ ドレイン領域 １４ 単結晶領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 非晶質シリコン薄膜上の所定の位置に点
    状の結晶成長核を発生させて固相結晶化してシリコン薄
    膜を形成する薄膜トランジスタの製造方法において、 上記結晶成長核を、上記薄膜トランジスタの活性領域が
    形成される領域外の近傍に形成して、固相結晶化を行う
    ことを特徴とする薄膜トランジスタの製造方法。
  2. 【請求項２】 非晶質シリコン薄膜上の所定の位置に点
    状の結晶成長核を発生させて固相結晶化してシリコン薄
    膜を形成する薄膜トランジスタの製造方法において、 上記結晶成長核をソース領域もしくはドレイン領域に形
    成して、固相結晶化を行うことを特徴とする薄膜トラン
    ジスタの製造方法。
JP18389692A 1992-07-01 1992-07-10 薄膜トランジスタの製造方法 Expired - Lifetime JP3182893B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18389692A JP3182893B2 (ja) 1992-07-10 1992-07-10 薄膜トランジスタの製造方法
KR1019930012245A KR100293263B1 (ko) 1992-07-01 1993-07-01 박막트랜지스터의제조방법
US08/085,083 US5382537A (en) 1992-07-10 1993-07-02 Method of making thin film transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18389692A JP3182893B2 (ja) 1992-07-10 1992-07-10 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH0629320A true JPH0629320A (ja) 1994-02-04
JP3182893B2 JP3182893B2 (ja) 2001-07-03

Family

ID=16143713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18389692A Expired - Lifetime JP3182893B2 (ja) 1992-07-01 1992-07-10 薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5382537A (ja)
JP (1) JP3182893B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710050A (en) * 1994-08-25 1998-01-20 Sharp Kabushiki Kaisha Method for fabricating a semiconductor device
US6613613B2 (en) 1994-08-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Thin film type monolithic semiconductor device
US6765265B2 (en) 2000-01-07 2004-07-20 Seiko Epson Corporation System and method for manufacturing a thin film transistor
JP2006287245A (ja) * 2006-05-11 2006-10-19 Semiconductor Energy Lab Co Ltd 表示装置
US7419890B2 (en) 2003-02-07 2008-09-02 Seiko Epson Corporation Complementary thin film transistor circuit, electro-optical device, and electronic apparatus
JP2008218570A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体装置およびその製造方法
US7550765B2 (en) 1994-08-19 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222797A (ja) * 1995-01-17 1996-08-30 Hewlett Packard Co <Hp> 半導体装置およびその製造方法
GB9520901D0 (en) * 1995-10-12 1995-12-13 Philips Electronics Nv Electronic device manufacture
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US5843811A (en) * 1996-04-10 1998-12-01 University Of Florida Method of fabricating a crystalline thin film on an amorphous substrate
KR100269312B1 (ko) * 1997-10-14 2000-10-16 윤종용 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
JP2001085545A (ja) * 1999-09-16 2001-03-30 Sony Corp メモリ素子の製造方法
US20030196591A1 (en) * 2002-04-23 2003-10-23 Hartzell John W. Formation of crystal-structure-processed mechanical, and combined mechanical and electrical, devices on low-temperature substrates
US7128783B2 (en) * 2002-04-23 2006-10-31 Sharp Laboratories Of America, Inc. Thin-film crystal-structure-processed mechanical devices, and methods and systems for making
US7125451B2 (en) * 2002-04-23 2006-10-24 Sharp Laboratories Of America, Inc. Crystal-structure-processed mechanical devices and methods and systems for making
US7135070B2 (en) * 2002-04-23 2006-11-14 Sharp Laboratories Of America, Inc. Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
TW587295B (en) * 2002-12-24 2004-05-11 Au Optronics Corp Method of laser crystallization
TW578310B (en) * 2003-04-02 2004-03-01 Au Optronics Corp Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
US7456104B2 (en) * 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
RU2571456C1 (ru) * 2014-07-15 2015-12-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления тонкопленочного транзистора
RU2696356C1 (ru) * 2018-12-26 2019-08-01 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления тонкопленочного транзистора
RU2749493C1 (ru) * 2020-10-01 2021-06-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления тонкопленочного транзистора

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795619A (en) * 1980-12-05 1982-06-14 Toshiba Corp Lithographic epitaxial substrate
JPS59155121A (ja) * 1983-02-24 1984-09-04 Toshiba Corp 半導体薄膜の製造方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6236866A (ja) * 1985-08-10 1987-02-17 Fujitsu Ltd 半導体装置の製造方法
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
JP2707654B2 (ja) * 1988-11-22 1998-02-04 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH03178124A (ja) * 1989-12-07 1991-08-02 Fujitsu Ltd 半導体装置の製造方法
JPH03185874A (ja) * 1989-12-15 1991-08-13 Seiko Epson Corp 薄膜半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550765B2 (en) 1994-08-19 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7557377B2 (en) 1994-08-19 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor
US8450743B2 (en) 1994-08-19 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having parallel thin film transistors
US5710050A (en) * 1994-08-25 1998-01-20 Sharp Kabushiki Kaisha Method for fabricating a semiconductor device
US6613613B2 (en) 1994-08-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Thin film type monolithic semiconductor device
US6765265B2 (en) 2000-01-07 2004-07-20 Seiko Epson Corporation System and method for manufacturing a thin film transistor
US7419890B2 (en) 2003-02-07 2008-09-02 Seiko Epson Corporation Complementary thin film transistor circuit, electro-optical device, and electronic apparatus
JP2006287245A (ja) * 2006-05-11 2006-10-19 Semiconductor Energy Lab Co Ltd 表示装置
JP2008218570A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5382537A (en) 1995-01-17
JP3182893B2 (ja) 2001-07-03

Similar Documents

Publication Publication Date Title
JP3182893B2 (ja) 薄膜トランジスタの製造方法
US5373803A (en) Method of epitaxial growth of semiconductor
JPH01187814A (ja) 薄膜半導体装置の製造方法
JPH0582442A (ja) 多結晶半導体薄膜の製造方法
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
JP4203141B2 (ja) 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
JP3890270B2 (ja) 薄膜トランジスタの製造方法
JP3203746B2 (ja) 半導体結晶の成長方法
JPH07176757A (ja) 薄膜トランジスタの製造方法
JP4316149B2 (ja) 薄膜トランジスタ製造方法
JPH05102035A (ja) 半導体結晶の成長方法
KR100293263B1 (ko) 박막트랜지스터의제조방법
JP3203706B2 (ja) 半導体層のアニール処理方法および薄膜トランジスタの製造方法
JPH0555142A (ja) 非晶質半導体層の結晶化方法
JPH0637112A (ja) 薄膜トランジスタの製造方法
JPH06132218A (ja) 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法
JP3306925B2 (ja) 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法
JP2864623B2 (ja) 半導体装置の製造方法
JPH02140916A (ja) 薄膜トランジスタの製造方法
JPH11145484A (ja) 薄膜トランジスタの製造方法
JPH06177035A (ja) 薄膜半導体装置の製造方法
JP3141909B2 (ja) 半導体装置作製方法
JP3291845B2 (ja) 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法
JP2815997B2 (ja) 薄膜半導体装置の製造方法
JPH03219643A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12