JPH03249574A - 診断用スキャンレジスタ内蔵の半導体論理装置 - Google Patents
診断用スキャンレジスタ内蔵の半導体論理装置Info
- Publication number
- JPH03249574A JPH03249574A JP2045528A JP4552890A JPH03249574A JP H03249574 A JPH03249574 A JP H03249574A JP 2045528 A JP2045528 A JP 2045528A JP 4552890 A JP4552890 A JP 4552890A JP H03249574 A JPH03249574 A JP H03249574A
- Authority
- JP
- Japan
- Prior art keywords
- scan register
- scan
- transfer path
- parallel
- parallel transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000003745 diagnosis Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、各種のディジタル電子装置の構成要素として
利用される診断用スキャンレジスタ内蔵の半導体論理装
置に関するものである。
利用される診断用スキャンレジスタ内蔵の半導体論理装
置に関するものである。
(従来の技術)
各種のディジタル電子装置の構成要素として利用される
半導体論理装置には、故障時などの診断用スキャンレジ
スタを内蔵したものがある。
半導体論理装置には、故障時などの診断用スキャンレジ
スタを内蔵したものがある。
この診断用スキャンレジスタは、論理回路部の動作に伴
って生成されたデータの一部を並列転送路を介して保持
し出力すると共に診断時には相互に縦列接続されて直列
転送路を形成するフリップ・フロップ群から構成される
。
って生成されたデータの一部を並列転送路を介して保持
し出力すると共に診断時には相互に縦列接続されて直列
転送路を形成するフリップ・フロップ群から構成される
。
(発明が解決しようとする課題)
従来の半導体論理装置では、診断用のフリ・7プ・フロ
ップの全てを直列接続して単一のスキャンレジスタを形
成している。このため、直列データの入出力に時間がか
かり、試験時間が長引くという問題がある。
ップの全てを直列接続して単一のスキャンレジスタを形
成している。このため、直列データの入出力に時間がか
かり、試験時間が長引くという問題がある。
また、半導体論理装置内に障害箇所が複数存在する場合
には、相互の切り分けが困難になるという問題もある。
には、相互の切り分けが困難になるという問題もある。
(課題を解決するための手段)
本発明の診断用スキャンレジスタ内蔵の半導体装置によ
れば、論理回路部の動作に伴って生成されたデータのう
ちの少なくとも一部を入力側の並列転送路を介して保持
しかつ出力側の並列転送路に出力すると共に診断時には
相互に縦列接続されて直列転送路を形成するフリップ・
フロップ群から成るスキャンレジスタ、この直列転送路
の外部入出力端子及びスキャンレジスタに連なる入出力
側の並列転送路を診断時には高インピーダンス状態に移
行させる制御指令の入力端子を有するスキャンレジスタ
部が並列転送路を介して複数圧いに縦列接続されている
。
れば、論理回路部の動作に伴って生成されたデータのう
ちの少なくとも一部を入力側の並列転送路を介して保持
しかつ出力側の並列転送路に出力すると共に診断時には
相互に縦列接続されて直列転送路を形成するフリップ・
フロップ群から成るスキャンレジスタ、この直列転送路
の外部入出力端子及びスキャンレジスタに連なる入出力
側の並列転送路を診断時には高インピーダンス状態に移
行させる制御指令の入力端子を有するスキャンレジスタ
部が並列転送路を介して複数圧いに縦列接続されている
。
すなわち、本発明の半導体論理装置は、個別の直列デー
タ入出力端子を有するスキャンレジスタ部を並列転送路
を介して複数縦列接続すると共に診断時にはそれぞれの
並列転送路を高インピーダンス状態に移行させて各スキ
ャンレジスタ部を電気的に分離することにより、複数の
個別スキャンバスを形成可能としている。
タ入出力端子を有するスキャンレジスタ部を並列転送路
を介して複数縦列接続すると共に診断時にはそれぞれの
並列転送路を高インピーダンス状態に移行させて各スキ
ャンレジスタ部を電気的に分離することにより、複数の
個別スキャンバスを形成可能としている。
以下、本発明の作用を実施例と共に詳細に説明する。
(実施例)
第1図は、本発明の一実施例に係わる診断用スキャンレ
ジスタ内蔵の半導体論理装置の構成を示すブロフク図で
あり、la、lbは半導体集積回路で構成される論理回
路部、2a、 2bは同様に半導体集積回路で構成さ
れるスキャンレジスタ部である。
ジスタ内蔵の半導体論理装置の構成を示すブロフク図で
あり、la、lbは半導体集積回路で構成される論理回
路部、2a、 2bは同様に半導体集積回路で構成さ
れるスキャンレジスタ部である。
スキャンレジスタ部2aのスキャンレジスタ11はフリ
ップ・フロップ群112.11b・・・11nから構成
され、スキャンレジスタ部2bのスキャンレジスタ21
はフリップ・フロップ群213.21b・・・21nか
ら構成される。
ップ・フロップ群112.11b・・・11nから構成
され、スキャンレジスタ部2bのスキャンレジスタ21
はフリップ・フロップ群213.21b・・・21nか
ら構成される。
通常の動作モード下では、データ入力端子Dr1、DI
2・・・Dlnを介して入力される並列データが前段の
論理回路1aで処理される。この処理に伴って生成され
た演算結果やステータス情報の一部が並列転送路を介し
てスキャンレジスタ部2aや2bに転送されて内蔵のス
キャンレジスタ11や21内に保持される。演算結果な
どの他の一部は後段の論理回路部1bに転送される。ス
キャンレジスタ部りa内のスキャンレジスタ11に保持
されたデータの一部は並列転送路を介して後段のスキャ
ンレジスタ部2b内のスキャンレジスタ21に転送され
保持され、他の一部は論理図Wlr 部i bに転送さ
れる。後段のスキャンレジスタ部2b内のスキャンレジ
スタ21に保持されたデータの一部は、並列転送路を介
して後段の論理回路部1bに転送される。後段の論理回
路1bでは、前段の論理回路部1aやスキャンレジスタ
部2aや2bから転送されてきた並列データを処理し、
処理結果をデータ出力端子DOI、DO2・・・Don
に出力する。
2・・・Dlnを介して入力される並列データが前段の
論理回路1aで処理される。この処理に伴って生成され
た演算結果やステータス情報の一部が並列転送路を介し
てスキャンレジスタ部2aや2bに転送されて内蔵のス
キャンレジスタ11や21内に保持される。演算結果な
どの他の一部は後段の論理回路部1bに転送される。ス
キャンレジスタ部りa内のスキャンレジスタ11に保持
されたデータの一部は並列転送路を介して後段のスキャ
ンレジスタ部2b内のスキャンレジスタ21に転送され
保持され、他の一部は論理図Wlr 部i bに転送さ
れる。後段のスキャンレジスタ部2b内のスキャンレジ
スタ21に保持されたデータの一部は、並列転送路を介
して後段の論理回路部1bに転送される。後段の論理回
路1bでは、前段の論理回路部1aやスキャンレジスタ
部2aや2bから転送されてきた並列データを処理し、
処理結果をデータ出力端子DOI、DO2・・・Don
に出力する。
一方、スキャン動作時には、制御入力端子SC1やSC
2にスキャンモードを指令する制御信号が供給されると
共に、入力端子15や25にローレヘルの信号が供給さ
れる。この結果、通常動作時にはクランプ抵抗14や2
4でハイにクランプされていた制御電圧がローに立下が
り、入出力側双方の並列転送路内に設置されているバッ
ファ回路が高インピーダンス状態となってスキャンレジ
スタ11や21が相互にかつ論理回路部1aや1bから
電気的に分離される。
2にスキャンモードを指令する制御信号が供給されると
共に、入力端子15や25にローレヘルの信号が供給さ
れる。この結果、通常動作時にはクランプ抵抗14や2
4でハイにクランプされていた制御電圧がローに立下が
り、入出力側双方の並列転送路内に設置されているバッ
ファ回路が高インピーダンス状態となってスキャンレジ
スタ11や21が相互にかつ論理回路部1aや1bから
電気的に分離される。
このスキャンモードの下では、スキャンレジスタ11や
12に保持中のデータがクロック入力端子CKに供給さ
れるクロックパルスに同期して直列データ出力端子13
や23から外部に読出される。あるいはまた、直列デー
タ入力端子12や13に供給される直列データがクロッ
クパルスに同期してスキャンレジスタ11や21に設定
される。
12に保持中のデータがクロック入力端子CKに供給さ
れるクロックパルスに同期して直列データ出力端子13
や23から外部に読出される。あるいはまた、直列デー
タ入力端子12や13に供給される直列データがクロッ
クパルスに同期してスキャンレジスタ11や21に設定
される。
(発明の効果)
以上詳細に説明したように、本発明の半導体論理装置は
、個別の直列データ外部入出力端子を有するスキャンレ
ジスタ部を並列転送路を介して複数縦列接続すると共に
診断時にはそれぞれの並列転送路を高インピーダンス状
態に移行させて各スキャンレジスタ部を分離する構成で
あるから、個別スキャンパスが形成でき、各スキャンパ
スの同時動作や必要なパスのみの選択による直列データ
の読出し時間や設定時間の短縮が可能となる。
、個別の直列データ外部入出力端子を有するスキャンレ
ジスタ部を並列転送路を介して複数縦列接続すると共に
診断時にはそれぞれの並列転送路を高インピーダンス状
態に移行させて各スキャンレジスタ部を分離する構成で
あるから、個別スキャンパスが形成でき、各スキャンパ
スの同時動作や必要なパスのみの選択による直列データ
の読出し時間や設定時間の短縮が可能となる。
また、複数の障害箇所の切り分けが迅速かつ正確に行え
るという利点もある。
るという利点もある。
第1図は本発明の一実施例に係わる診断用スキャンレジ
スタ内蔵の半導体論理装置の構成を示すブロック図であ
る。 1a、1b−′−−論理回路部、2a、2b=・スキャ
ンレジスタ部、11.21・・・スキャンレジスタ、1
2.22・・・直列データの入力端子、13.23・・
・直列データの出力端子、14.24・・・クランプ抵
抗、15.25・・・並列転送路を高インピーダンス状
態に移行させる指令の入力端子、 DIl〜DIn・・
・並列データの入力端子、DOI=DOn・・・並列デ
ータの出力端子。
スタ内蔵の半導体論理装置の構成を示すブロック図であ
る。 1a、1b−′−−論理回路部、2a、2b=・スキャ
ンレジスタ部、11.21・・・スキャンレジスタ、1
2.22・・・直列データの入力端子、13.23・・
・直列データの出力端子、14.24・・・クランプ抵
抗、15.25・・・並列転送路を高インピーダンス状
態に移行させる指令の入力端子、 DIl〜DIn・・
・並列データの入力端子、DOI=DOn・・・並列デ
ータの出力端子。
Claims (1)
- 並列データを並列処理する論理回路部と、この論理回
路部の動作に伴って生成されるデータのうちの少なくと
も一部を入力側の並列転送路を介して保持しかつ出力側
の並列転送路に出力すると共に診断時には相互に縦列接
続されて直列転送路を形成するフリップ・フロップ群か
ら成るスキャンレジスタ、この直列転送路の外部入出力
端子及び前記スキャンレジスタに連なる前記入出力側の
並列転送路を診断時には高インピーダンス状態に移行さ
せる制御指令の入力端子を有するスキャンレジスタ部で
あって前記並列転送路を介して複数互いに縦列接続され
たものとを備えたことを特徴とする診断用スキャンレジ
スタ内蔵の半導体論理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045528A JPH03249574A (ja) | 1990-02-28 | 1990-02-28 | 診断用スキャンレジスタ内蔵の半導体論理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045528A JPH03249574A (ja) | 1990-02-28 | 1990-02-28 | 診断用スキャンレジスタ内蔵の半導体論理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03249574A true JPH03249574A (ja) | 1991-11-07 |
Family
ID=12721909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045528A Pending JPH03249574A (ja) | 1990-02-28 | 1990-02-28 | 診断用スキャンレジスタ内蔵の半導体論理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03249574A (ja) |
-
1990
- 1990-02-28 JP JP2045528A patent/JPH03249574A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1579229B1 (en) | Connecting multiple test access port controllers through a single test access port | |
| US5731701A (en) | Analog autonomous test bus framework for testing integrated circuits on a printed circuit board | |
| US5631912A (en) | High impedance test mode for JTAG | |
| US5457698A (en) | Test circuit having a plurality of scan latch circuits | |
| JPS63243890A (ja) | 半導体集積回路装置 | |
| JP2638281B2 (ja) | スキャンパス回路 | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| JPS63286781A (ja) | 回路の試験方法 | |
| JPH03249574A (ja) | 診断用スキャンレジスタ内蔵の半導体論理装置 | |
| KR100204565B1 (ko) | 바운더리 스캔 입출력 신호 연결 제어장치 | |
| US7373570B2 (en) | LSI device having scan separators provided in number reduced from signal lines of combinatorial circuits | |
| JP2505032B2 (ja) | 半導体集積回路 | |
| EP1536244B1 (en) | Dynamically configurable scan chain testing | |
| US5877648A (en) | Integrated circuit having a control circuit for controlling connection of monitor points to electrode pads | |
| JP2000009800A (ja) | スキャンテスト回路およびそれを備えた半導体装置ならびにスキャンテスト方法 | |
| JPS61213934A (ja) | シフトパス回路 | |
| JPH03252574A (ja) | 半導体集積回路 | |
| JPH01308064A (ja) | 集積回路 | |
| JPS62123756A (ja) | 半導体集積回路装置 | |
| JPH0358143A (ja) | Lsiのスキャンイン/スキャンアウト論理回路 | |
| JPH07211864A (ja) | 回路基板テスト回路内蔵集積回路 | |
| JPS6072318A (ja) | 論理lsi | |
| JPH0493780A (ja) | 半導体集積回路 | |
| JPH0580131A (ja) | 論理集積回路 | |
| JPH08136619A (ja) | 半導体回路装置 |