JPH0324974A - 文字処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、文字あるいは記号をディジタル化したビッ
トマップデータを展開して文字データを出力機器に出力
可能な文字処理装置に関するものである。

〔従来の技術〕

従来、この種の文字処理装置においては、文字あるいは
記号のディジタルイメージをビットマ５，ブメモリ上に
展開して出力手段となるビットマップディスプレイまた
はプリンタ装置に出力文字データを転送するように構成
されている。

〔発明が解決しようとする課題〕

ところで、上記の装置において、出力する文字あるいは
記号をビットマップを用いて表現する装置において、サ
イズを変更する場合には、必要なすべてのポイントサイ
ズのビットマップを具備する必要があったため、下記（
１）〜（３）の手法じ従ってビットマップ修飾処理を実
行している。

（１）偶数ビットもしくは奇数ビットの何れかを縦横と
も抜いて半分（縮小する方法。

（２）偶数ビットと奇数ビットのＡＮＤもしくはＯＲを
とることにより、縦横とも２ビットを１ビットにして半
分に縮小する方法。

（３）縦横２×２ビットの計４ビ．ットずつ切り出し、
この４ビットのうち２ビット以上がＯＮの場合は、１ビ
ットＯＮ、そうでない場合は１ビットＯＦＦにすること
で半分に圧縮する方法。

〔発明が解決しようとする課題） しかしながら、上記従来の手法に準じてビットマップ修
飾処理を実行すると、第６図に示すように、例えば文字
コード３０２２の文字パターンＣｐ（ｒ唖」）に対して
上記（１）〜（３）の圧縮処理を実行すると、圧縮パタ
ーンＭＰＡＩ〜ＭＰ５が生成される。

このため、図示されるように元の文字パターンとは明ら
かに変位した低品位の文字パターンと変質してしまい、
文字として殆ど認識不能となる重大な問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、展開されたビットマップパターンに修飾処理を施
す際に、注目する画素に隣接するビットパターン列との
論理演算を所定方向に実行することにより、同一ビット
パターンから種々の縮小文字パターンを高品位に生成で
きる文字処理装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る文字処理装置は、展開手段によりビット
マップメモリに対して整列展開されたビットマップデー
タの冫主目ビットに隣接する隣１妾ビットとの論理演算
を所定方向に実行しながら圧縮ビットデータを順次演算
する演算手段と、この演算手段により演算された圧縮ビ
ットデータをビットマップメモリに順次展開制御する展
開制御手段とを設けたものである。

〔作用〕

この発明においては、展開手段によりビットマップメモ
リにビットマップデータが展開されたら、演算手段が注
目ビットに隣接する隣接ビットとの論理演算を所定方向
に実行しながら圧縮ビットデータを展開制御手段がビッ
トマップメモリに順次展開制御し、所望とする圧縮ビッ
トマップをビットマップメモリ上に生成することを可能
とする。

〔実施例〕

第１図はこの発明の一実施例を示す文字処理装置の構成
を説明するブロック図であり、１は文字処理装置本体、
２はＣＰＵで、プログラムＲＯＭ４に記憶された制御プ
ログラム（後述する第２図，第３図に示すフローチャー
トの手順を含む）に基づいて各デバイスを総括的に制御
する。３は入力部で、文字修飾，文字圧縮等に関する指
示データを人力する。

５は文字フォントＲＯＭで、文字，記号に係るフォント
パターンを記憶している。

６はＲＡＭで、ＣＰＵ２のワークメモリとして機能し、
圧縮処理されたビットマップパターンを展開するパター
ン展開部６ａが具備され、このパターン展開部６ａに展
開されたビットマップデータが出力部７に出力され、文
字，記号等が表示または印字されることとなる。

なお、展開手段２ａによりビットマップメモリとなるＲ
ＡＭ６にビットマップデータが展開されたら、演算千段
２ｂが注目ビットに隣接する隣接ビットとの論理演算を
所定方向に実行しながら圧縮ビットデータを順次演算し
、演算された圧縮ビットデータを展開制御手段２Ｃがビ
ットマップメモリ（ＲＡＭ６）に順次展開制御し、所望
とする圧縮ビットマップをパターン展開部６ａ上に展開
生成する。

次に、第２図および第３図を参照しながら第１図の動作
について説明する。

第２図はこの発明に係る文字処理手順の一例を示すフロ
ーチャートである。なお、（１）〜（６）は各ステップ
を示す。

先ず、本装置に電源が供給されると、どの文字を圧縮す
るか等の指示データが入力されるのを待ち（ｌ）、入力
部３から指示データがスイッチ，人力信号等により入力
されると、入力された指示データが終了命令かどうかを
判断し（２）　　ＹＥＳならば処理を終了し、Ｎｏなら
ば該当するビットマップパターンを文字フォントＲＯＭ
５から検索し、ＲＡＭＳ上に展開する。

次いで、後述する縦方向についての圧縮処理ルーチンを
実行するとともに（４）、後述する横方向についての圧
縮処理ルーチンを実行する（５）次いで、パターン展開
部６ａに展開された圧縮ビットマップパターンを出力部
７に出力し（６）処理を終了する。

第３図はこの発明に係るビットマップ圧縮処理ルーチン
の一例を示すフローチャートである。なお、（１）〜（
８）は各ステップを示す。また、＜〉内は横圧縮処理内
容を示し、以下、縦圧縮処理を例として、第４図，第５
図を参照しながら詳細に説明する。

先ず、第４図（ａ）に示すような文字コード（３０２２
）に対応する２４Ｘ２４の文字パターン「唖」をＲＡＭ
６に展開したら、ビットマップの上くまたは左〉から行
〈列〉単位にアクセスし、最下位行く最下位列〉間で処
理を終了したかどうかを判断し（１）　　ＹＥＳならば
処理を終了し、Ｎｏならばビットマップ上く左〉から２
行く列〉単位にアクセスし、現在アクセス中の２行く列
〉の奇数行く奇数列〉とのＡＮＤを取る処理（第５図（
ａ）参照）を実行する（２）。

次いで、このＡＮＤｆｉ理値と現在アクセス中の２行く
列〉の奇数行く奇数列〉とのＯＲをとる処理（第５図（
ｂ）参照）を実行する（３）。次いで、現在アクセス中
の２行く列〉の偶数行く列〉の奇数行く列〉のＮＯＴと
のＡＮを取る処理（第５図（Ｃ）参照）を実行する（４
）。次いで、ステップ（３）の結果値とステップ（４）
の結果値とのＯＲ演算処理（第５図（ｄ）参照）を実行
する（５） 次いで、現在アクセス中の２行〈列〉の奇数行く列〉と
偶数行く列〉のＮＯＴと次の２行く列〉の奇数行く列〉
のＮＯＴとのＡＮＤをとる処理（第５図（ｅ）参照）を
実行し（６）　　ステップ（５）の演算値とステップ（
６）の演算値とのＯＲ演算処理（第５図（ｆ）参照）を
実行し（７）　　この演算値をパターン展開部６ａに圧
縮ビットラインデータとして書き込み、アクセスする行
く列〉を次の行く列〉に移動するため（８）　　ステッ
プ（１）に戻る。

これにより、第４図（ｂ）に示した縮小ビットパターン
ＳＢＰ（ＪＩＳコードでｒ３　０　２　２Ｊの２４Ｘ２
４ドットの文字パターン「唖」の１／２サイズの縮小ビ
ットマップが生成され、従来のような判別不能といった
事態を回避できるとともに、文字品位の低下が抑制され
た表示または印字が可能となる。

なお、上記実施例では論理演算をカレントの２行く列〉
のほか、次の行く列〉について行ったが、前の行〈列〉
に対してであってもいいし、それが前／次どちらの複数
行く列〉もしくはそれらの混合であっても構わない。

また、上記実施例では論理演算処理をソフトウエア処理
により実行する場合について説明したが、ハードウエア
により構成される論理回路で実行するように構成すれば
、処理速度の向上が図れる。

さらに、上述した文字処理装置は、単体で機能しても良
く、他の装置の一部、例えば印刷装置やディスプレイ装
置の一部に組み込まれてもこの発明の趣旨から逸脱する
ものではない。

また、上記実施例では展開元となるビットマップパター
ンを文字フォントＲＯＭ５より得る場合について説明し
たが、ホストよりダウンロードされたり、アウトライン
フォント等から発生されてＲＡＭ６ｅ展開されたもので
あっても良い。

〔発明の効果） 以上説明したように、この発明は展開手段によりビット
マップメモリに対して整列展開されたビットマップデー
タの注目ビットに隣接する隣接ビットとの論理演算を所
定方向に実行しながら圧縮ビットデータを順次演算する
演算手段と、この演算手段により演算された圧縮ビット
データをビットマップメモリに順次展開制御する展開制
御手段とを設けたので、同一ビットマップデータから種
々に縮小された高品位縮小ビットマップデータを生成で
きる。

従って、車−のビットマップデータから高品位の縮小ビ
ットマップデータを生成でき、印字または表示に供する
ビットマップ縮小文字．Ｎ小記号を安価なコストで生成
できる等の効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す文字処理装置の構成
を説明するブロック図、第２図はこの発明に係る文字処
理手順の一例を示すフローチャート、第３図はこの発明
に係るビットマップ修飾処理ルーチンの一例を示すフロ
ーチャート、第４図，第５図はこの発明に係る縮小ビッ
トマップ処理状態を説明する模式図、第６図は従来のビ
ットマップデータ処理状態を示す模式図である。 図中、１は文字処理装置本体、２はＣＰＵ、２ａは展開
手段、２ｂは演算手段、２Ｃは展開制御手段、３は人力
部、４はプログラムＲＯＭ，５は文字フォントＲＯＭ，
６はＲＡＭ，６ａはパターン展開部、７は出力部である
。 第 ２ 図 ２Ｃ：展開１１Ｊ御手段 （Ｃ） 第 ４ 図 第 ６ 図 （ａ） （ｂ） （ｄ） （ｅ） 第 ５ 図 （ａ） （ｂ） （Ｃ） （ｄ） （ｅ） （ｆ）

Claims (1)

【特許請求の範囲】
1. 文字または記号に対応するビットマップデータをビット
   マップメモリに展開する展開手段を有する文字処理装置
   において、前記展開手段により前記ビットマップメモリ
   に対して整列展開されたビットマップデータの注目ビッ
   トに隣接する隣接ビットとの論理演算を所定方向に実行
   しながら圧縮ビットデータを順次演算する演算手段と、
   この演算手段により演算された圧縮ビットデータを前記
   ビットマップメモリに順次展開制御する展開制御手段と
   を具備したことを特徴とする文字処理装置。