JPH0324975A - 文字処理装置 - Google Patents
文字処理装置Info
- Publication number
- JPH0324975A JPH0324975A JP1159604A JP15960489A JPH0324975A JP H0324975 A JPH0324975 A JP H0324975A JP 1159604 A JP1159604 A JP 1159604A JP 15960489 A JP15960489 A JP 15960489A JP H0324975 A JPH0324975 A JP H0324975A
- Authority
- JP
- Japan
- Prior art keywords
- bitmap
- character
- data
- bit
- modification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、文字あるいは記号をディジタル化したビッ
トマップデータを展開して文字データを出力機器に出力
可能な文字処理装置に関するものである。
トマップデータを展開して文字データを出力機器に出力
可能な文字処理装置に関するものである。
（従来の技術）
従来、この種の文字処理装置においては、文字あるいは
記号のディジタルイメージをビットマップメモリ上に展
開して出力手段となるビットマップディスプレイまたは
プリンタ装置に出力文字データを転送するように構成さ
れている。
記号のディジタルイメージをビットマップメモリ上に展
開して出力手段となるビットマップディスプレイまたは
プリンタ装置に出力文字データを転送するように構成さ
れている。
ところで、上記の装置において、出力する文字あるいは
記号をビットマップを用いて表現する装置において、サ
イズを変更する場合には、必要なすべてのポイントサイ
ズのビットマップを具備する必要があっため、非常に大
きなメモリ容量を必要として非常に高価な装置となって
しまう問題点があった。
記号をビットマップを用いて表現する装置において、サ
イズを変更する場合には、必要なすべてのポイントサイ
ズのビットマップを具備する必要があっため、非常に大
きなメモリ容量を必要として非常に高価な装置となって
しまう問題点があった。
この発明は、上記の問題点を解決するためになされたも
ので、所定サイズのビットマップメモリに展開されたフ
ォントパターンに対して所定方向に展開されたビットデ
ータに対して隣接するビットデータとの論理演算を実行
することにより、文字品位を落すことなく同一ビットマ
ップから高品位の修飾ビットマップデータを生成できる
文字処理装置を得ることを目的とする。
ので、所定サイズのビットマップメモリに展開されたフ
ォントパターンに対して所定方向に展開されたビットデ
ータに対して隣接するビットデータとの論理演算を実行
することにより、文字品位を落すことなく同一ビットマ
ップから高品位の修飾ビットマップデータを生成できる
文字処理装置を得ることを目的とする。
（課題を解決するための手段）
この発明に係る文字処理装置は、展開手段によりビット
マップメモリに対して整列展開されたビットマップデー
タの注目ビットに隣接する隣接ビットとの論理演算を所
定方向に実行しながら修飾ビットデータを順次演算する
演算手段と、この演算手段により演算された修飾ビット
データをビッ１・マップメモリに順次展開制御する展開
制御手段とを設けたものである。
マップメモリに対して整列展開されたビットマップデー
タの注目ビットに隣接する隣接ビットとの論理演算を所
定方向に実行しながら修飾ビットデータを順次演算する
演算手段と、この演算手段により演算された修飾ビット
データをビッ１・マップメモリに順次展開制御する展開
制御手段とを設けたものである。
この発明においては、展開手段によりビットマップメモ
リにビットマップデータが展開されたら、演算手段が注
目ビットに隣接する隣接ビットとの論理演算を所定方向
に実行しながら修飾ビットデータを順次演算し、演算さ
れた修飾ビットデータを展開制御手段がビットマップメ
モリに順次展開制御し、所望とする修飾ビットマップを
ビットマップメモリ上に生成することを可能とする。
リにビットマップデータが展開されたら、演算手段が注
目ビットに隣接する隣接ビットとの論理演算を所定方向
に実行しながら修飾ビットデータを順次演算し、演算さ
れた修飾ビットデータを展開制御手段がビットマップメ
モリに順次展開制御し、所望とする修飾ビットマップを
ビットマップメモリ上に生成することを可能とする。
第１図はこの発明の一実施例を示す文字処理装置の構戒
を説明するブロック図であり、１は文字処理装置本体、
２はＣＰＵで、プログラムＲＯＭ４に記憶された制御プ
ログラーム（後述する第２図，第３図に示すフローチャ
ートの手順を含む）に基づいて各デバイスを総括的Ｃ制
御する。３は入力部で、文字修飾に関する指示データを
入力する。
を説明するブロック図であり、１は文字処理装置本体、
２はＣＰＵで、プログラムＲＯＭ４に記憶された制御プ
ログラーム（後述する第２図，第３図に示すフローチャ
ートの手順を含む）に基づいて各デバイスを総括的Ｃ制
御する。３は入力部で、文字修飾に関する指示データを
入力する。
５は文字フォントＲＯＭで、文字，記号に係るフォント
パターンを記憶している。
パターンを記憶している。
６はＲＡＭで、ＣＰＵ２のワークメモリとして機能し、
修飾処理されたビットマップパターンを展開するパター
ン展開部６ａが具備され、このパターン展開部６ａに展
開されたビットマップデータが出力部７に出力され、文
字，記号等が表示または印字されることとなる． なお、展開手段２ａによりビットマップメモリとなるＲ
ＡＭ６にビットマップデータが展開されたら、演算千段
２ｂが注目ビットに隣接する隣接ビットとの論理演算を
所定方向に実行しながら修飾ビットデータを順次演算し
、演算された修飾ビットデータを展開制御手段２ｃがビ
ットマップメモリ（ＲＡＭ６）に順次展開制御し、所望
とする修飾ビットマップをパターン展開部Ｓａ上に展開
生成する。
修飾処理されたビットマップパターンを展開するパター
ン展開部６ａが具備され、このパターン展開部６ａに展
開されたビットマップデータが出力部７に出力され、文
字，記号等が表示または印字されることとなる． なお、展開手段２ａによりビットマップメモリとなるＲ
ＡＭ６にビットマップデータが展開されたら、演算千段
２ｂが注目ビットに隣接する隣接ビットとの論理演算を
所定方向に実行しながら修飾ビットデータを順次演算し
、演算された修飾ビットデータを展開制御手段２ｃがビ
ットマップメモリ（ＲＡＭ６）に順次展開制御し、所望
とする修飾ビットマップをパターン展開部Ｓａ上に展開
生成する。
次に、第２図および第３図を参照しながら第１図の動作
について説明する。
について説明する。
第２図はこの発明に係る文字処理手順の一例を示すフロ
ーチャートである。なお、（１）〜（６）は各ステップ
を示す。
ーチャートである。なお、（１）〜（６）は各ステップ
を示す。
先ず、本装置に電源が供給されると、どの文字を修飾す
るか等の指示データが入力されるのを待ち（１）、入力
部３から指示データがスイッチ．入力信号等により入力
されると、入力された指示データが終了７命令かどうか
を判断し（２） ＹＥＳならば処理を終了し、ＮＯな
らば該当するビットマップパターンを文字フォントＲＯ
Ｍ５から検索し、ＲＡＭＢ上に展開する（３）。
るか等の指示データが入力されるのを待ち（１）、入力
部３から指示データがスイッチ．入力信号等により入力
されると、入力された指示データが終了７命令かどうか
を判断し（２） ＹＥＳならば処理を終了し、ＮＯな
らば該当するビットマップパターンを文字フォントＲＯ
Ｍ５から検索し、ＲＡＭＢ上に展開する（３）。
次いで、後述する縦方向についての修飾処理ルーチンを
実行するとともに（４）、後述する横方向についての修
飾処理ルーチンを実行する（５）次いで、パターン展開
郎６ａに展開された修飾ビットマップパターンを出力部
７に出力し（６）処理を終了する。
実行するとともに（４）、後述する横方向についての修
飾処理ルーチンを実行する（５）次いで、パターン展開
郎６ａに展開された修飾ビットマップパターンを出力部
７に出力し（６）処理を終了する。
第３図はこの発明に係るビットマップ修飾処理ルーチン
の一例を示すフローチャートである。なお、（１）〜（
８）は各ステップを示す。また、く〉内は横修飾処理内
容を示し、以下縦処理を例にして説明する。以下、第４
図および第５図を参照しながらビットＩＡ理について説
明する。
の一例を示すフローチャートである。なお、（１）〜（
８）は各ステップを示す。また、く〉内は横修飾処理内
容を示し、以下縦処理を例にして説明する。以下、第４
図および第５図を参照しながらビットＩＡ理について説
明する。
先ず、第４図（ａ）に示すような文字コード（３０２２
）に対応する２４Ｘ２４の文字パターン「唖」をＲＡＭ
５に展開したら、ビットマップの上くまたは左〉から行
く列〉単位にアクセスし、最下位行く最下位列〉まで処
理を終了したかどうかを判断し（１） ＹＥＳならば
処理を終了し、Ｎｏならば前の行く前の列〉の右方向く
上方向〉に１ビットシフトしたものと、現在の行く列〉
を右く上方向〉に１ビットシフトしたもののＮＯＴとの
ＡＮＤｆｉ理（第５図（ａ）参照）を実行し（２）、前
の行く前の列〉の左方向く下方〉に１ドットシフトした
ものと、現在の行く列〉を左方向く下方〉に１ドットシ
フトしたもののＮＯＴとのＡＮＤ処理（第５図（ｂ）参
照）を実行し（３）、上記ステップ（２）とステップ（
３）と前の行く列〉とのＯＲＩＡ理（第５図（ｃ）参照
）を実行する（４）。
）に対応する２４Ｘ２４の文字パターン「唖」をＲＡＭ
５に展開したら、ビットマップの上くまたは左〉から行
く列〉単位にアクセスし、最下位行く最下位列〉まで処
理を終了したかどうかを判断し（１） ＹＥＳならば
処理を終了し、Ｎｏならば前の行く前の列〉の右方向く
上方向〉に１ビットシフトしたものと、現在の行く列〉
を右く上方向〉に１ビットシフトしたもののＮＯＴとの
ＡＮＤｆｉ理（第５図（ａ）参照）を実行し（２）、前
の行く前の列〉の左方向く下方〉に１ドットシフトした
ものと、現在の行く列〉を左方向く下方〉に１ドットシ
フトしたもののＮＯＴとのＡＮＤ処理（第５図（ｂ）参
照）を実行し（３）、上記ステップ（２）とステップ（
３）と前の行く列〉とのＯＲＩＡ理（第５図（ｃ）参照
）を実行する（４）。
次いで、現在アクセス中の行く列〉の前の行〈列〉の右
方向く上方向〉に１ビットシフトしたものε、現在の行
く列〉を右〈上〉に１ドットシフトしたものと、次の行
く列〉を右く上〉に１ドットシフトしたものとのＯＲ（
第５図（ｄ）参照）をとる（５）． 次いで、現在アクセス中の行く列〉の前の行く列〉を左
方向く下方向〉に１ドットシフトしたものと、現在の行
く列〉を左方向く下方向〉（１ドットシフトしたものと
、次の行〈列〉を左方向に１ドットシフトしたものとの
ＯＲ（第５図（ｅ）参照）をとる（６）。次いで、ステ
ップ（５）の値とステップ（６）の値とのＡＮＤをとっ
たものと次の行のＮＯＴとのＡＮＤ （第５図（ｆ）参
照）をとる（７）。
方向く上方向〉に１ビットシフトしたものε、現在の行
く列〉を右〈上〉に１ドットシフトしたものと、次の行
く列〉を右く上〉に１ドットシフトしたものとのＯＲ（
第５図（ｄ）参照）をとる（５）． 次いで、現在アクセス中の行く列〉の前の行く列〉を左
方向く下方向〉に１ドットシフトしたものと、現在の行
く列〉を左方向く下方向〉（１ドットシフトしたものと
、次の行〈列〉を左方向に１ドットシフトしたものとの
ＯＲ（第５図（ｅ）参照）をとる（６）。次いで、ステ
ップ（５）の値とステップ（６）の値とのＡＮＤをとっ
たものと次の行のＮＯＴとのＡＮＤ （第５図（ｆ）参
照）をとる（７）。
次いで、ステップ（４）の値とステップ（７）の値との
ＯＲをとったものと現在の行く列〉とのＡＮＤをとり（
第５図（ｇ）参照）、パターン展開部６ａに書き込み、
書き込む行く列〉とアクセスする行く列〉に移動し（８
）、ステップ（１）に戻る。
ＯＲをとったものと現在の行く列〉とのＡＮＤをとり（
第５図（ｇ）参照）、パターン展開部６ａに書き込み、
書き込む行く列〉とアクセスする行く列〉に移動し（８
）、ステップ（１）に戻る。
これにより、第４図（ｂ）に示す高品位修飾（この実施
例では細め修飾）文字パターンを生成することができる
。
例では細め修飾）文字パターンを生成することができる
。
なお、上記実施例では所定の論理演算を注目画素の上下
，左右．斜めの１ドットに対して行う場合について説明
したが、ドット数は１ドットに限らず複数ドットであっ
てもいいし、シフト方向については片方だけでも良い。
，左右．斜めの１ドットに対して行う場合について説明
したが、ドット数は１ドットに限らず複数ドットであっ
てもいいし、シフト方向については片方だけでも良い。
また、上記実施例では所定の論理演算をソフトウエア処
理により実行する場合について説明したが、ハードウエ
アにより構成された論理回路により実行するように構成
して、処理速度の向上を図っても良い。
理により実行する場合について説明したが、ハードウエ
アにより構成された論理回路により実行するように構成
して、処理速度の向上を図っても良い。
さらに、この文字処理装置は、単体で機能しても良く、
他の装置の一部、例えば印刷装置やディスプレイ装置の
一部に組み込まれてもこの発明の趣旨から逸脱するもの
ではない。
他の装置の一部、例えば印刷装置やディスプレイ装置の
一部に組み込まれてもこの発明の趣旨から逸脱するもの
ではない。
また、上記実施例では展開元となるビットマップパター
ンを文字フォントＲＯＭ５より得る場合について説明し
たが、ホストよりダウンロードされたり、アウトライン
フォント等から発生されてＲＡＭ６に展開されたもので
あっても良い。
ンを文字フォントＲＯＭ５より得る場合について説明し
たが、ホストよりダウンロードされたり、アウトライン
フォント等から発生されてＲＡＭ６に展開されたもので
あっても良い。
以上説明したように、この発明は展開手段によりビット
マップメモリに対して整列展間されたビットマップデー
タの注目ビットに隣接する隣接ビットとの論理演算を所
定方向に実行しながら修飾ビットデータを順次演算する
演算手段と、この演算手段により演算された修飾ビット
データをビットマップメモリに順次展開制御する展開制
御手段とを設けたので、同一ビットマップデータから種
々に修飾された高品位修飾ビットマップデータを生成で
きる。従って、従来のように種々のビトンマップパター
ンを常駐させるといった構成から解放され、文字．記号
のためのビットマップマターン記憶容量を大幅に縮小で
き、安価なビットマップパターン処理を実現できる等の
効果を奏する。
マップメモリに対して整列展間されたビットマップデー
タの注目ビットに隣接する隣接ビットとの論理演算を所
定方向に実行しながら修飾ビットデータを順次演算する
演算手段と、この演算手段により演算された修飾ビット
データをビットマップメモリに順次展開制御する展開制
御手段とを設けたので、同一ビットマップデータから種
々に修飾された高品位修飾ビットマップデータを生成で
きる。従って、従来のように種々のビトンマップパター
ンを常駐させるといった構成から解放され、文字．記号
のためのビットマップマターン記憶容量を大幅に縮小で
き、安価なビットマップパターン処理を実現できる等の
効果を奏する。
第１図はこの発明の一実施例を示す文字処理装置の構成
を説明するブロック図、第２図はこの発明（係る文字処
理手順の二例を示すフローチャート、第３図はこの発明
に係るビットマップ修飾処理ルーチンの一例を示すフロ
ーチャート、第４図，第５図はこの発明に係るビットマ
ップ修飾処理状態を説明する模式図である。 図中、１は文字処理装置本体、２はＣＰＵ、２ａは展開
手段、２ｂは演算手段、２Ｃは展開制御手段、３は入力
部、４はプログラムＲＯＭ、５は文字フォントＲＯＭ，
６はＲＡＭ，６ａはパターン展開部、７は出力部である
。 第 １ 図 第 ３ 図 （ａ） 第 ２ 図 第 ４ 図 （ｂ）
を説明するブロック図、第２図はこの発明（係る文字処
理手順の二例を示すフローチャート、第３図はこの発明
に係るビットマップ修飾処理ルーチンの一例を示すフロ
ーチャート、第４図，第５図はこの発明に係るビットマ
ップ修飾処理状態を説明する模式図である。 図中、１は文字処理装置本体、２はＣＰＵ、２ａは展開
手段、２ｂは演算手段、２Ｃは展開制御手段、３は入力
部、４はプログラムＲＯＭ、５は文字フォントＲＯＭ，
６はＲＡＭ，６ａはパターン展開部、７は出力部である
。 第 １ 図 第 ３ 図 （ａ） 第 ２ 図 第 ４ 図 （ｂ）
Claims (1)
- 文字または記号に対応するビットマップデータをビット
マップメモリに展開する展開手段を有する文字処理装置
において、前記展開手段により前記ビットマップメモリ
に対して整列展開されたビットマップデータの注目ビッ
トに隣接する隣接ビットとの論理演算を所定方向に実行
しながら修飾ビットデータを順次演算する演算手段と、
この演算手段により演算された修飾ビットデータを前記
ビットマップメモリに順次展開制御する展開制御手段と
を具備したことを特徴とする文字処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159604A JPH0324975A (ja) | 1989-06-23 | 1989-06-23 | 文字処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159604A JPH0324975A (ja) | 1989-06-23 | 1989-06-23 | 文字処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0324975A true JPH0324975A (ja) | 1991-02-01 |
Family
ID=15697339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1159604A Pending JPH0324975A (ja) | 1989-06-23 | 1989-06-23 | 文字処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0324975A (ja) |
-
1989
- 1989-06-23 JP JP1159604A patent/JPH0324975A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537131A (en) | Character generating method and apparatus | |
| US6057825A (en) | Image processing apparatus with paint-in of outline interiors | |
| JP3037854B2 (ja) | 文字生成方法及びその装置 | |
| JPH0640259B2 (ja) | デ−タ処理装置 | |
| JPH0324975A (ja) | 文字処理装置 | |
| JPH03213367A (ja) | 印刷装置及びその制御方法 | |
| JP2980732B2 (ja) | アウトラインフォントの生成方法 | |
| JP2899012B2 (ja) | 文字処理装置及び方法 | |
| JPH0259873A (ja) | 画像処理装置および画像処理装置の画像処理方法 | |
| JP2727667B2 (ja) | 描画装置 | |
| JP3040624B2 (ja) | パターン発生装置 | |
| JP3089014B2 (ja) | 出力制御方法及びその装置 | |
| JP2728669B2 (ja) | 外字編集装置 | |
| JP2972466B2 (ja) | ドットパターンの圧縮方法及び装置と出力方法及び装置 | |
| JP2698348B2 (ja) | 文字処理装置 | |
| JP2000148734A (ja) | 文字修飾方法 | |
| JPH04205346A (ja) | プリンタ装置 | |
| JPH0259871A (ja) | 画像処理装置および画像処理方法 | |
| JPS62219180A (ja) | パタ−ン発生装置 | |
| JPH09309233A (ja) | 画像形成装置及び画像形成方法 | |
| JPH01129370A (ja) | 輪郭データ抽出処理装置 | |
| JPH0324974A (ja) | 文字処理装置 | |
| JPH0950272A (ja) | アウトラインフォント生成方法およびアウトラインフォント生成装置 | |
| JPH05313635A (ja) | 画像供給装置 | |
| JPH05173539A (ja) | 印刷制御装置 |