JPH03250334A - Data processor - Google Patents
Data processorInfo
- Publication number
- JPH03250334A JPH03250334A JP4786490A JP4786490A JPH03250334A JP H03250334 A JPH03250334 A JP H03250334A JP 4786490 A JP4786490 A JP 4786490A JP 4786490 A JP4786490 A JP 4786490A JP H03250334 A JPH03250334 A JP H03250334A
- Authority
- JP
- Japan
- Prior art keywords
- register
- task
- registers
- saved
- storage section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、タスク切替を行うマルチタスクのオペレーテ
ィングシステムにより動作するデータ処理装置に関し、
特にそのマルチタスク制御におけるタスク切替に関する
ものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a data processing device that operates using a multitasking operating system that performs task switching.
In particular, it relates to task switching in multitasking control.
[従来の技術〕
従来、この種のデータ処理装置では、割り込み要因など
の発生を契機としてタスク切替を行う場合、まず各タス
クが使用する可能性のあるレジスタをすべて退避し、そ
の後新しいタスクへの切替処理を行うようになっている
。[Prior Art] Conventionally, in this type of data processing device, when switching tasks in response to the occurrence of an interrupt factor, it first saves all registers that each task may use, and then switches to a new task. It is designed to perform switching processing.
[発明が解決しようとする課題]
すなわち従来のデータ処理装置では、新しいタスクに切
替える場合、各タスクが使用できるレジスタはすべて退
避するようになっているので、タスク切替に時間がかか
りシステム全体としての性能低下を招いている。[Problem to be solved by the invention] In other words, in conventional data processing devices, when switching to a new task, all registers that can be used by each task are saved, so task switching takes time and reduces the overall system efficiency. This is causing a decline in performance.
本発明の目的は、このような欠点を除去し、タスク切替
にかかる時間を短縮してシステム全体としての性能を向
上させたデータ処理装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a data processing apparatus that eliminates such drawbacks, reduces the time required for task switching, and improves the performance of the entire system.
(課題を解決するための手段)
本発明は、タスク切替を行うマルチタスクのオペレーテ
ィングシステムにより動作し、各タスクが使用す・る複
数のレジスタを備えたデータ処理装置において、
前記レジスタの内容を格納するためのレジスタ記憶部と
、
前記レジスタのそれぞれが使用されたか否かを示す情報
が格納されたレジスタ情報格納部と、タスク切替のとき
、このレジスタ情報格納部に格納された前記情報にもと
づいて、前記レジスタのうち退避すべきレジスタを判定
する退避レジスタ判定手段と、
この退避レジスタ判定手段が退避すべきと判定したレジ
スタの内容を前記レジスタ記憶部に格納するレジスタ退
避手段とを備えたことを特徴とする。(Means for Solving the Problems) The present invention provides a data processing device that operates by a multitasking operating system that performs task switching and that includes a plurality of registers used by each task, which stores the contents of the registers. a register storage section for storing information indicating whether or not each of the registers is used; and a register information storage section storing information indicating whether or not each of the registers is used; , comprising a save register determining means for determining which register should be saved among the registers, and a register saving means for storing the contents of the register determined by the save register determining means to be saved in the register storage section. Features.
[実施例〕
次に、本発明の実施例について図面を参照して説明する
。[Example] Next, an example of the present invention will be described with reference to the drawings.
第1図は本発明によるデータ処理装置のタスク切替処理
に関連した部分の一例を示すブロック図である。このデ
ータ処理装置は、タスク切替を行うマルチタスクのオペ
レーティングシステムにより動作し、各タスクが使用す
るレジスタ群】Oと、レジスタ群10の内容を格納する
ためのレジスタ記憶部15と、レジスタ群10の各レジ
スタが使用されたか否かを示す情報が格納されたレジス
タ情報格納部16と、タスク切替のとき、このレジスタ
情報格納部16に格納された情報にもとづいてレジスタ
群10のうち、退避すべきレジスタを判定する退避レジ
スタ判定手段13と、この退避レジスタ判定手段13が
退避すべきと判定したレジスタの内容をレジスタ記憶部
15に格納するレジスタ退避手段12とを備え、さらに
タスクの切替を行うタスク切替手段14とを備えている
。なお、タスク切替に必要となる主要な処理はレジスタ
退避手段12.退避レジスタ判定手段13.ならびにタ
スク切替手段14により行われ、これらはタスク切替主
処理部11を構成している。FIG. 1 is a block diagram showing an example of a portion related to task switching processing of a data processing apparatus according to the present invention. This data processing device operates by a multitasking operating system that performs task switching, and includes a register group [O] used by each task, a register storage section 15 for storing the contents of the register group 10, and a register storage section 15 for storing the contents of the register group 10. A register information storage section 16 stores information indicating whether or not each register is used, and which registers should be saved among the registers 10 based on the information stored in this register information storage section 16 at the time of task switching. A task comprising a save register determining means 13 for determining a register, and a register saving means 12 for storing the contents of the register determined to be saved by the save register determining means 13 in a register storage section 15, and further for switching tasks. A switching means 14 is provided. The main processing required for task switching is performed by the register saving means 12. Save register determination means 13. This is also performed by the task switching means 14, which constitutes the task switching main processing section 11.
次に第2図に示すフローチャートを用いて動作を説明す
る。割り込み要因などの発生を契機としてタスク切替主
処理部IIが起動されると、退避レジスタ判・足手段1
3は、レジスタ情報格納部16に格納されている情報に
もとづいて、レジスタ群10のうち現在のタスクにより
使用されたレジスタを判定し、退避すべきレジスタとし
てレジスタ退避手段12に通知する(ステップ20)。Next, the operation will be explained using the flowchart shown in FIG. When the task switching main processing unit II is activated due to the occurrence of an interrupt factor, etc., the save register format and foot means 1 are
3 determines which register is used by the current task among the register group 10 based on the information stored in the register information storage section 16, and notifies the register saving means 12 as the register to be saved (step 20). ).
レジスタ退避手段12は通知されたレジスタの内容をレ
ジスタ記憶部I5に格納する(ステップ21)。その後
、タスク切替手段14はタスクの切替処理を実行する(
ステップ22)。The register saving means 12 stores the contents of the notified register in the register storage section I5 (step 21). Thereafter, the task switching means 14 executes task switching processing (
Step 22).
このように本発明のデータ処理装置では、タスク切替を
行う場合、切替前のタスクにより使用されたレジスタだ
けを退避させるのでタスク切替に必要な時間を短縮でき
、システム全体としての性能を向上させることができる
。As described above, in the data processing device of the present invention, when performing task switching, only the registers used by the task before switching are saved, so the time required for task switching can be shortened, and the performance of the entire system can be improved. I can do it.
以上説明したように本発明は、タスク切替を行うマルチ
タスクのオペレーティングシステムにより動作し、各タ
スクが使用する複数のレジスタを備えたデータ処理装置
において、レジスタの内容を格納するためのレジスタ記
憶部と、レジスタのそれぞれが使用されたか否かを示す
情報が格納されたレジスタ情報格納部と、タスク切替の
とき、このレジスタ情報格納部に格納された情報にもと
づいて、レジスタのうち退避すべきレジスタを判定する
退避レジスタ判定手段と、この退避レジスタ判定手段が
退避すべきと判定したレジスタの内容をレジスタ記憶部
に格納するレジスタ退避手段とを備えている。As described above, the present invention provides a data processing device that operates on a multitasking operating system that performs task switching and is equipped with a plurality of registers used by each task. , a register information storage section that stores information indicating whether each register is used or not, and a register that should be saved among the registers based on the information stored in this register information storage section at the time of task switching. The save register determining means makes a determination, and the register saving means stores the contents of the register that the save register determining means determines to be saved in a register storage section.
したがって本発明のデータ処理装置では、タスク切替を
行う場合、切替前のタスクにより使用されたレジスタだ
けを退避させるのでタスク切替に必要な時間を短縮でき
、システム全体としての性能を向上させることができる
。Therefore, in the data processing device of the present invention, when performing task switching, only the registers used by the task before switching are saved, so the time required for task switching can be shortened, and the performance of the system as a whole can be improved. .
第1図は本発明によるデータ処理装置のタスク切替に関
連した部分の一例を示すブロック図、第2図はデータ処
理装置の動作を示すフローチャートである。
]0・・・
11・・・・
12・・・・・
13・・・・
14・・・・
工5・・・・
16・・・・
・レジスタ群
・タスク切替主処理部
・レジスタ退避手段
・退避レジスタ判定手段
・タスク切替手段
・レジスタ記憶部
・レジスタ情報格納部FIG. 1 is a block diagram showing an example of a portion related to task switching of a data processing apparatus according to the present invention, and FIG. 2 is a flowchart showing the operation of the data processing apparatus. ]0... 11... 12... 13... 14... Engineering 5... 16... ・Register group・Task switching main processing unit・Register saving means・Saving register determination means ・Task switching means ・Register storage unit ・Register information storage unit
Claims (1)
グシステムにより動作し、各タスクが使用する複数のレ
ジスタを備えたデータ処理装置において、 前記レジスタの内容を格納するためのレジスタ記憶部と
、 前記レジスタのそれぞれが使用されたか否かを示す情報
が格納されたレジスタ情報格納部と、タスク切替のとき
、このレジスタ情報格納部に格納された前記情報にもと
づいて、前記レジスタのうち退避すべきレジスタを判定
する退避レジスタ判定手段と、 この退避レジスタ判定手段が退避すべきと判定したレジ
スタの内容を前記レジスタ記憶部に格納するレジスタ退
避手段とを備えたことを特徴とするデータ処理装置。(1) In a data processing device that operates on a multitasking operating system that performs task switching and is equipped with a plurality of registers used by each task, a register storage unit for storing the contents of the register, and each of the registers. A register information storage section stores information indicating whether or not the register is used, and at the time of task switching, a register to be saved is determined based on the information stored in this register information storage section. A data processing device comprising: save register determining means; and register saving means for storing the contents of the register determined by the save register determining means to be saved in the register storage section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4786490A JPH03250334A (en) | 1990-02-28 | 1990-02-28 | Data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4786490A JPH03250334A (en) | 1990-02-28 | 1990-02-28 | Data processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250334A true JPH03250334A (en) | 1991-11-08 |
Family
ID=12787238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4786490A Pending JPH03250334A (en) | 1990-02-28 | 1990-02-28 | Data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03250334A (en) |
-
1990
- 1990-02-28 JP JP4786490A patent/JPH03250334A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6209085B1 (en) | Method and apparatus for performing process switching in multiprocessor computer systems | |
| US5613114A (en) | System and method for custom context switching | |
| EP0239078B1 (en) | Register saving/restoring system | |
| JPH02148223A (en) | Register saving and restoring device | |
| JPH03250334A (en) | Data processor | |
| JPS62151940A (en) | Register save/restore method | |
| JPS6027031A (en) | Information processor | |
| JPS6222149A (en) | Process changeover system | |
| JPH0229822A (en) | Computer system | |
| JPS5814253A (en) | Interruption system for central processor | |
| JPH0285933A (en) | Information processor | |
| JPH04155532A (en) | Task switching system | |
| JPH03103931A (en) | Os switching system | |
| JPH02173828A (en) | Interruption process system | |
| JPH0442328A (en) | Interruption control system for information processor | |
| JPH0520101A (en) | Arithmethic register information monitoring system | |
| JPS6265134A (en) | Interruption processing system | |
| JPH0228840A (en) | Information processor | |
| JPH0347536B2 (en) | ||
| JPH09160800A (en) | emulator | |
| JP2001282550A (en) | Computer and its control method | |
| JPS58142451A (en) | Interruption control system | |
| JPH06266567A (en) | Microprocessor | |
| JPS63311538A (en) | Interruption system for microprocessor | |
| JPH01297732A (en) | Interrupt control method |