JPH0325046B2 - - Google Patents
Info
- Publication number
- JPH0325046B2 JPH0325046B2 JP13356384A JP13356384A JPH0325046B2 JP H0325046 B2 JPH0325046 B2 JP H0325046B2 JP 13356384 A JP13356384 A JP 13356384A JP 13356384 A JP13356384 A JP 13356384A JP H0325046 B2 JPH0325046 B2 JP H0325046B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- hall element
- circuit
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(a) 技術分野
この発明はホール素子出力を増幅する入力回路
に関する。
に関する。
(b) 従来技術とその欠点
ホール素子１は一般に第２図に示すように電源
端子ａ−ｂ間に加わる電圧をVHとすると、出力
端子ｃに発生する電圧VH／２となる。またホー
ル素子出力を増幅する場合には、その出力端子と
入力回路の初段トランジスタとの結合状態は通
常、直結状態にされる。したがつて、仮に第２図
においてホール素子１に印加される電圧VHを電
源電圧VCCに等しく設定すると、入力初段トラ
ンジスタTR1でホール素子出力を正確に増幅す
るにはVH／２＝VCC／２＞VFにしなければなら
ず、低電圧の電源電圧VCCを使用できない不都
合があつた。即ち、入力回路の電源電圧VCCと
しては、少なくとも2VF以上の電圧が必要であ
り、VF≒0.7V程度であるから1V程度の低い電圧
の電源電圧を使用できない欠点があつた。
端子ａ−ｂ間に加わる電圧をVHとすると、出力
端子ｃに発生する電圧VH／２となる。またホー
ル素子出力を増幅する場合には、その出力端子と
入力回路の初段トランジスタとの結合状態は通
常、直結状態にされる。したがつて、仮に第２図
においてホール素子１に印加される電圧VHを電
源電圧VCCに等しく設定すると、入力初段トラ
ンジスタTR1でホール素子出力を正確に増幅す
るにはVH／２＝VCC／２＞VFにしなければなら
ず、低電圧の電源電圧VCCを使用できない不都
合があつた。即ち、入力回路の電源電圧VCCと
しては、少なくとも2VF以上の電圧が必要であ
り、VF≒0.7V程度であるから1V程度の低い電圧
の電源電圧を使用できない欠点があつた。
(c) 発明の目的
この発明の目的は上記の欠点を解消し、ホール
素子出力を簡単な回路でレベルシフトすることに
より電源電圧が低くても動作する入力回路を提供
することにある。
素子出力を簡単な回路でレベルシフトすることに
より電源電圧が低くても動作する入力回路を提供
することにある。
(d) 発明の構成
この発明は要約すれば、電源電圧を抵抗分割す
る回路と、その分割した電圧を電流変換する回路
と、さらにその変換した電流を抵抗によつて電圧
変換し、その変換電圧をホール素子出力に加えて
レベルシフトする回路とを設けたことを特徴と
し、 抵抗比によつてホール素子出力をVH／２以下
にレベルシフトし、電源電圧が2VF以下でも入力
回路が動作するようにしたものである。
る回路と、その分割した電圧を電流変換する回路
と、さらにその変換した電流を抵抗によつて電圧
変換し、その変換電圧をホール素子出力に加えて
レベルシフトする回路とを設けたことを特徴と
し、 抵抗比によつてホール素子出力をVH／２以下
にレベルシフトし、電源電圧が2VF以下でも入力
回路が動作するようにしたものである。
(e) 実施例
第１図はこの発明の実施例である入力回路の回
路図である。
路図である。
図において、ホール素子１の電源端子ａ，ｂに
は、電圧VHが印加され、また電圧VHは抵抗R1，
R2からなる抵抗分割回路によつて電圧VAに分割
される。分割された電圧VAはトランジスタTR2
に入力する。トランジスタTR2〜TR8および抵
抗R3は電圧VAを電流IOに変換する電流変換回路
を構成するる。この電流変換回路においてトラン
ジスタTR2は電圧VAをエミツタホロアで受け、
トランジスタTR3〜TR8はトランジスタTR7の
ベース電圧VBが上記電圧VAに一致するよう動作
する差動アンプを構成している。電流IOはこの電
圧VBを抵抗R3の両端に発生させることにより形
成している。この電流変換回路によつて電流IOは IO＝VH×R2／（R1＋R2）×R3 ……(1) となる。
は、電圧VHが印加され、また電圧VHは抵抗R1，
R2からなる抵抗分割回路によつて電圧VAに分割
される。分割された電圧VAはトランジスタTR2
に入力する。トランジスタTR2〜TR8および抵
抗R3は電圧VAを電流IOに変換する電流変換回路
を構成するる。この電流変換回路においてトラン
ジスタTR2は電圧VAをエミツタホロアで受け、
トランジスタTR3〜TR8はトランジスタTR7の
ベース電圧VBが上記電圧VAに一致するよう動作
する差動アンプを構成している。電流IOはこの電
圧VBを抵抗R3の両端に発生させることにより形
成している。この電流変換回路によつて電流IOは IO＝VH×R2／（R1＋R2）×R3 ……(1) となる。
トランジスタTR8〜TR11は共通ベース接続さ
れ、各トランジスタのエミツタ領域も同面積に設
定されている。このため、トランジスタTR8に
電流IOが流れると、トランジスタTR9に同じ大き
さの電流IO′が流れ、さらにダイオードに接続さ
れたトランジスタTR10、トランジスタTR12に
よつて反転された電流IO″がトランジスタTR11を
流れる。電流IO″は抵抗R4を流れ、この両端に電
圧VCを形成する。抵抗R4とトランジスタTR11の
接続点ｄにはホール素子１の出力端子ｃが接続さ
れている。トランジスタTR9〜TR12および抵抗
R4は出力電圧変換回路を構成する。
れ、各トランジスタのエミツタ領域も同面積に設
定されている。このため、トランジスタTR8に
電流IOが流れると、トランジスタTR9に同じ大き
さの電流IO′が流れ、さらにダイオードに接続さ
れたトランジスタTR10、トランジスタTR12に
よつて反転された電流IO″がトランジスタTR11を
流れる。電流IO″は抵抗R4を流れ、この両端に電
圧VCを形成する。抵抗R4とトランジスタTR11の
接続点ｄにはホール素子１の出力端子ｃが接続さ
れている。トランジスタTR9〜TR12および抵抗
R4は出力電圧変換回路を構成する。
以上の構成によつて抵抗R4の両端に発生する
電圧VCは VC＝IO″×R4 ＝IO×R4 ＝VH×R2×R4／（R1＋R2）×R3 ……(2) となる。また増幅部の初段トランジスタTR13の
入力電圧VINは VIN＝VH／２−VC ……(3) となる。
電圧VCは VC＝IO″×R4 ＝IO×R4 ＝VH×R2×R4／（R1＋R2）×R3 ……(2) となる。また増幅部の初段トランジスタTR13の
入力電圧VINは VIN＝VH／２−VC ……(3) となる。
上記(2)，(3)式から明らかなように電圧VCは抵
抗比率によつて一義的に定まり、この値をホール
素子電圧から引いた電圧が初段トランジスタの入
力電圧となる。したがつて、増幅部に必要な電源
電圧VCCは VCC≧VF＋VIN となり、上記(2)式の抵抗比率を適当に定めること
により、入力回路を動作させるのに必要な電源電
圧VCCをVF〜2VFの間、例えば1Vに設定するこ
とができる。
抗比率によつて一義的に定まり、この値をホール
素子電圧から引いた電圧が初段トランジスタの入
力電圧となる。したがつて、増幅部に必要な電源
電圧VCCは VCC≧VF＋VIN となり、上記(2)式の抵抗比率を適当に定めること
により、入力回路を動作させるのに必要な電源電
圧VCCをVF〜2VFの間、例えば1Vに設定するこ
とができる。
(f) 発明の効果
以上のようにこの発明によれば、入力回路を作
動させるための電源電圧VCCを2VF以下に設定
することができるため、電源電圧が低電圧の電子
機器にも組み込むことができる。また抵抗分割回
路，電流変換回路，電圧変換回路等は簡単な回路
の組合せによつて構成できるため、回路構成も複
雑化しない利点がある。
動させるための電源電圧VCCを2VF以下に設定
することができるため、電源電圧が低電圧の電子
機器にも組み込むことができる。また抵抗分割回
路，電流変換回路，電圧変換回路等は簡単な回路
の組合せによつて構成できるため、回路構成も複
雑化しない利点がある。
第１図はこの発明の実施例である入力回路の回
路図を示し、第２図は従来の入力回路の初段トラ
ンジスタとホール素子の結合部を示す図である。 １…ホール素子。
路図を示し、第２図は従来の入力回路の初段トラ
ンジスタとホール素子の結合部を示す図である。 １…ホール素子。
Claims (1)
- １ 電源電圧を抵抗分割する抵抗分割回路と、そ
の分割した電圧を電流変換する電流変換回路と、
その変換した電流を抵抗によつて電圧変換しその
変換電圧をホール素子出力に加えてホール素子出
力をレベルシフトする出力電圧変換回路とを備え
てなるホール素子の入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13356384A JPS6112107A (ja) | 1984-06-27 | 1984-06-27 | ホ−ル素子の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13356384A JPS6112107A (ja) | 1984-06-27 | 1984-06-27 | ホ−ル素子の入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6112107A JPS6112107A (ja) | 1986-01-20 |
| JPH0325046B2 true JPH0325046B2 (ja) | 1991-04-04 |
Family
ID=15107725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13356384A Granted JPS6112107A (ja) | 1984-06-27 | 1984-06-27 | ホ−ル素子の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6112107A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2822558B2 (ja) * | 1990-03-23 | 1998-11-11 | 三菱電機株式会社 | 液晶表示装置及びその製造方法 |
-
1984
- 1984-06-27 JP JP13356384A patent/JPS6112107A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6112107A (ja) | 1986-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0449287B2 (ja) | ||
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0325046B2 (ja) | ||
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JP2591853B2 (ja) | クランプ回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH062349Y2 (ja) | Ｅｃｌ回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPS59135519A (ja) | 電流源回路 | |
| JPS6240814A (ja) | 遅延回路 | |
| JPS58181310A (ja) | 電圧利得制御増幅装置 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS6223612A (ja) | 温度補償型カレントスイツチ回路 | |
| JPH0347010B2 (ja) | ||
| JPH0799802B2 (ja) | レベルシフト回路 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JP3063432B2 (ja) | 電圧制御増幅回路 | |
| JPH0332096Y2 (ja) | ||
| JPH0246093Y2 (ja) | ||
| JP3170112B2 (ja) | 増幅回路 |