JPH03250631A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPH03250631A JPH03250631A JP2054483A JP5448390A JPH03250631A JP H03250631 A JPH03250631 A JP H03250631A JP 2054483 A JP2054483 A JP 2054483A JP 5448390 A JP5448390 A JP 5448390A JP H03250631 A JPH03250631 A JP H03250631A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- base
- emitter
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/121—BJTs having built-in components
- H10D84/125—BJTs having built-in components the built-in components being resistive elements, e.g. BJT having a built-in ballasting resistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、第一導電型ベース領域内に第二導電型のエミ
ッタ領域のほかに第二導電型の抵抗領域が形成され、そ
の抵抗領域がベース・エミ、り間に接続されるトランジ
スタに関する。
ッタ領域のほかに第二導電型の抵抗領域が形成され、そ
の抵抗領域がベース・エミ、り間に接続されるトランジ
スタに関する。
トランジスタの安定化のため第２図に示すようにベース
・エミッタ間に抵抗Ｒを接続することは知られており、
その抵抗Ｒをトランジスタと同−半導体基体内に拡散抵
抗として形成することも知られている。第３図はそのよ
うなトランジスタを示し、Ｎ型のンリコン板１に拡散法
によって先ずＰ型ベース領域２が設けられ、さらにその
中にＮ型エミッタ領域３が形成されている。ベース領域
２には別のＮ型帯状領域４が抵抗領域として、エミッタ
領域３の形成と同一の拡散工程によって形成されている
。抵抗領域４はベース領域２およびエミッタ領域３に設
けられたエミッタ電極３１とそれぞれ金属電極５および
６によって接続されている。
・エミッタ間に抵抗Ｒを接続することは知られており、
その抵抗Ｒをトランジスタと同−半導体基体内に拡散抵
抗として形成することも知られている。第３図はそのよ
うなトランジスタを示し、Ｎ型のンリコン板１に拡散法
によって先ずＰ型ベース領域２が設けられ、さらにその
中にＮ型エミッタ領域３が形成されている。ベース領域
２には別のＮ型帯状領域４が抵抗領域として、エミッタ
領域３の形成と同一の拡散工程によって形成されている
。抵抗領域４はベース領域２およびエミッタ領域３に設
けられたエミッタ電極３１とそれぞれ金属電極５および
６によって接続されている。
このようなトランジスタでは、エミッタ・ベース間に抵
抗が有るため、エミッタ電極とベース電極によって測定
されるトランジスタのＥＢ接合のｖ−ｒ特性は、例えば
第４図のようになり、Ｅ−Ｂ間道バイアス時を例にとれ
ばＩＥＢ値はｍＡ以上の値を示すたｔ、トランジスタの
本来のＥＢ接合の篩ないし μＡの大きさの工、はトラ
ンジスタ基板段階では測定できない。従って、基板に形
成されたＥＢ接合不具合品が除去できず、ＥＢ接合不具
合による破壊耐量低下品あるいは信頼度低下品の市場へ
の流出という問題があった。
抗が有るため、エミッタ電極とベース電極によって測定
されるトランジスタのＥＢ接合のｖ−ｒ特性は、例えば
第４図のようになり、Ｅ−Ｂ間道バイアス時を例にとれ
ばＩＥＢ値はｍＡ以上の値を示すたｔ、トランジスタの
本来のＥＢ接合の篩ないし μＡの大きさの工、はトラ
ンジスタ基板段階では測定できない。従って、基板に形
成されたＥＢ接合不具合品が除去できず、ＥＢ接合不具
合による破壊耐量低下品あるいは信頼度低下品の市場へ
の流出という問題があった。
本発明は、エミッタ・ベース間に抵抗が接続されるもの
であっても、組立前に抵抗の接続されない状態にあるト
ランジスタを提供することにある。
であっても、組立前に抵抗の接続されない状態にあるト
ランジスタを提供することにある。
上記の目的を達成するために、本発明は、第一導電型の
ベース領域内に第二導電型のエミッタ領域とエミッタ・
ベース間に接続される抵抗領域が形成されるトランジス
タにおいて、ベース領域に接触ｔ ルベースボンディン
グパッド部と抵抗領域の一端に接触する抵抗電極とが狭
い間隔を介して設けられ、ベースポンディングパッド部
に接続される導線が抵抗電極にも接触するものとする。
ベース領域内に第二導電型のエミッタ領域とエミッタ・
ベース間に接続される抵抗領域が形成されるトランジス
タにおいて、ベース領域に接触ｔ ルベースボンディン
グパッド部と抵抗領域の一端に接触する抵抗電極とが狭
い間隔を介して設けられ、ベースポンディングパッド部
に接続される導線が抵抗電極にも接触するものとする。
またはエミッタ領域に接触するエミッタ電極と抵抗領域
の一端に接触する抵抗電極とが狭い間隔を介して設けら
れ、エミッタ電極に接続される導線が抵抗電極にも接触
するものとする。
の一端に接触する抵抗電極とが狭い間隔を介して設けら
れ、エミッタ電極に接続される導線が抵抗電極にも接触
するものとする。
ベース領域中に形成される抵抗領域に接触する抵抗電極
とペースポンディングパッド部あるいはベース領域中に
形成される抵抗領域に設けられる抵抗電極とエミッタ電
極は組立時のペースポンディングパッド部あるいはエミ
ッタ電極への導線接続時にはじめて接続されるので、そ
れ以前の段階で測定すればＥ−８間に抵抗が接続されな
い状態でＥＢ接合特性を知ることができる。
とペースポンディングパッド部あるいはベース領域中に
形成される抵抗領域に設けられる抵抗電極とエミッタ電
極は組立時のペースポンディングパッド部あるいはエミ
ッタ電極への導線接続時にはじめて接続されるので、そ
れ以前の段階で測定すればＥ−８間に抵抗が接続されな
い状態でＥＢ接合特性を知ることができる。
第１図（ａ）、（ｂ）は本発明の一実施例を示し、第３
図と共通の部分には同一の符号が付されている。
図と共通の部分には同一の符号が付されている。
この場合、Ｎ型シリコン基板１に設けられたＰ型ベース
領域に形成されたＮ型抵抗領域４の一端に接触する金属
電極（抵抗電極）５はベース領域２とは絶縁膜によって
絶縁され、ベース領域にオーム性接触する金属膜からな
るペースポンディングパッド部７の間にはさまれ、両者
の間には狭い間隔Ｗが存している。抵抗領域４は他端て
金属電極６によりＮ型エミッタ領域３上のエミッタ電極
３１と接続されているが、図ら）に示す状態でＥＢ接合
のＶ−１特性を測定すれば、Ｅ−８間には第２図の抵抗
Ｒが接続されておらず、口＾ないしμＡのトランジスタ
本来の１５．を知ることができる。次いで図（ｂ）に示
すように、金属電極６とそれに間隔Ｗを介して近接して
いるペースポンディングパッド部７とにまたがるように
リード線８を固着する。
領域に形成されたＮ型抵抗領域４の一端に接触する金属
電極（抵抗電極）５はベース領域２とは絶縁膜によって
絶縁され、ベース領域にオーム性接触する金属膜からな
るペースポンディングパッド部７の間にはさまれ、両者
の間には狭い間隔Ｗが存している。抵抗領域４は他端て
金属電極６によりＮ型エミッタ領域３上のエミッタ電極
３１と接続されているが、図ら）に示す状態でＥＢ接合
のＶ−１特性を測定すれば、Ｅ−８間には第２図の抵抗
Ｒが接続されておらず、口＾ないしμＡのトランジスタ
本来の１５．を知ることができる。次いで図（ｂ）に示
すように、金属電極６とそれに間隔Ｗを介して近接して
いるペースポンディングパッド部７とにまたがるように
リード線８を固着する。
固着は、リード線８がＡｌ線の時にはワイヤボンディン
グ、 Ａｕ線の時にははんだ付けで行われる。リード線
８はベース端子に接続され、エミッタ電極３１にはエミ
ッタ端子に接続されるリード線９が固着される。これに
より、抵抗領域４はＥ−８間に接続されたことになる。
グ、 Ａｕ線の時にははんだ付けで行われる。リード線
８はベース端子に接続され、エミッタ電極３１にはエミ
ッタ端子に接続されるリード線９が固着される。これに
より、抵抗領域４はＥ−８間に接続されたことになる。
第５図（ａ）、（ｂ）は本発明の異なる実施例を示し、
ら）は（ａ、）の部分拡大図である。この実施例では抵
抗領域４の一端はエミッタ領域３に連結されており、他
端はベースボンディングパット部７の下に絶縁膜を介し
て延びている。ペースポンディングパッド部７の下に延
びた抵抗領域４の端部は絶縁膜およびベースボンデイン
クパッドの開口部で露出しており、そこに金属電極５が
設けられている。金属電極５とペースポンディングパッ
ド部７の間には狭い間隔Ｗが存する。この間隔にまたが
る点線で示したリード線８の固着により抵抗領域４はベ
ース領域２と接続される。
ら）は（ａ、）の部分拡大図である。この実施例では抵
抗領域４の一端はエミッタ領域３に連結されており、他
端はベースボンディングパット部７の下に絶縁膜を介し
て延びている。ペースポンディングパッド部７の下に延
びた抵抗領域４の端部は絶縁膜およびベースボンデイン
クパッドの開口部で露出しており、そこに金属電極５が
設けられている。金属電極５とペースポンディングパッ
ド部７の間には狭い間隔Ｗが存する。この間隔にまたが
る点線で示したリード線８の固着により抵抗領域４はベ
ース領域２と接続される。
第６図（ａ）、 （ｂ）は本発明のさらに他の実施例を
示し、第１図、第３図と共通の部分には同一の符号が付
されている。この場合、Ｎ型シリコン基板１に設けられ
たＰ型ベース領域２に形成されたＮ型抵抗領域４の一端
に接触する金属電極（抵抗電極）６はＮ型エミッタ領域
３の上に絶縁膜を介して延びている。しかし、エミッタ
電極３１には達していないで狭い間＠Ｗを介している。
示し、第１図、第３図と共通の部分には同一の符号が付
されている。この場合、Ｎ型シリコン基板１に設けられ
たＰ型ベース領域２に形成されたＮ型抵抗領域４の一端
に接触する金属電極（抵抗電極）６はＮ型エミッタ領域
３の上に絶縁膜を介して延びている。しかし、エミッタ
電極３１には達していないで狭い間＠Ｗを介している。
抵抗領域４の他端は金属電極５でベース領域と接続され
ているが、図（ａ）に示す状態でＥＢ接合のＶ−Ｉ特惟
を測定すれば、Ｅ−８間に抵抗が接続されておらず、ｎ
Ａないし μＡのトランジスタ本来のＩＥＢを知ること
ができる。次いで図ら）に示すように、金属電極６の端
部とそれに間隔Ｗを介して近接しているエミッタ電極３
１とにまたがるようにリード線９を固着する。固着は、
リード線９がＡｌ線の時にはワイヤボンディング、 Ａ
ｕ線の時にははんだ付けで行われる。
ているが、図（ａ）に示す状態でＥＢ接合のＶ−Ｉ特惟
を測定すれば、Ｅ−８間に抵抗が接続されておらず、ｎ
Ａないし μＡのトランジスタ本来のＩＥＢを知ること
ができる。次いで図ら）に示すように、金属電極６の端
部とそれに間隔Ｗを介して近接しているエミッタ電極３
１とにまたがるようにリード線９を固着する。固着は、
リード線９がＡｌ線の時にはワイヤボンディング、 Ａ
ｕ線の時にははんだ付けで行われる。
リード線９はエミッタ端子に接続され、ベース領域２に
はベース端子に接続されるリード線８が固着される。こ
れにより、抵抗領域４はＥ−８間に接続されたことにな
る。
はベース端子に接続されるリード線８が固着される。こ
れにより、抵抗領域４はＥ−８間に接続されたことにな
る。
第７図（ａ）、（ｂ）は本発明のさらに異なる実施例を
示し、ら）は（ａ）の部分拡大図である。この実施例で
はエミッタ領域３が二つに分割され、エミッタとして機
能の弱い中央部にベース領域２が入りこんでいる。抵抗
領域４はこの中央のベース領域中に形成されている。エ
ミッタ電極３１は一体に設けられ、中央のベース領域２
および抵抗領域４と絶縁膜で絶縁されている。抵抗領域
４の一端はその絶縁膜の開口部で金属電極６によって覆
われ、他端は金属電極５によってベース領域２と接続さ
れている。金属電極６とエミッタ電極４とは拡大図（ｂ
）に示すように間隔Ｗを介しており、この間隔にまたが
る点線で示したリード線９の固着により抵抗領域４とエ
ミッタ領域３とが接続される。
示し、ら）は（ａ）の部分拡大図である。この実施例で
はエミッタ領域３が二つに分割され、エミッタとして機
能の弱い中央部にベース領域２が入りこんでいる。抵抗
領域４はこの中央のベース領域中に形成されている。エ
ミッタ電極３１は一体に設けられ、中央のベース領域２
および抵抗領域４と絶縁膜で絶縁されている。抵抗領域
４の一端はその絶縁膜の開口部で金属電極６によって覆
われ、他端は金属電極５によってベース領域２と接続さ
れている。金属電極６とエミッタ電極４とは拡大図（ｂ
）に示すように間隔Ｗを介しており、この間隔にまたが
る点線で示したリード線９の固着により抵抗領域４とエ
ミッタ領域３とが接続される。
なお、上記の実施例ではンングルトランジスタについて
ｌしたが、ダーリントントランジスタの出力段トランジ
スタのＥ−８間に抵抗を接続する場合にも実施できる。
ｌしたが、ダーリントントランジスタの出力段トランジ
スタのＥ−８間に抵抗を接続する場合にも実施できる。
いずれの場合もＮＰＮ）ランジスタに限らず、ＰＮＰ）
ランジスタでも実施できることはいうまでもない。
ランジスタでも実施できることはいうまでもない。
本発明によれば、ベース領域に形成される抵抗領域に接
触する金属電極とベースポンディングパッド部あるいは
エミッタ電極とを離しておき、ペースポンディングパッ
ド部あるいはエミッタ電極に固着されるリード線によっ
て接続することにより、リード線固着前にはＥ−８間に
抵抗が接続されない状標にあるので、ＥＢ接合の良否を
正確に測定することが可能となった。しかも、本発明の
実施のためには、従来技術に対して工程上特別の手数を
加える必要がなく、低コストでかつ信頼性の高いトラン
ジスタを市場に出すことができる。
触する金属電極とベースポンディングパッド部あるいは
エミッタ電極とを離しておき、ペースポンディングパッ
ド部あるいはエミッタ電極に固着されるリード線によっ
て接続することにより、リード線固着前にはＥ−８間に
抵抗が接続されない状標にあるので、ＥＢ接合の良否を
正確に測定することが可能となった。しかも、本発明の
実施のためには、従来技術に対して工程上特別の手数を
加える必要がなく、低コストでかつ信頼性の高いトラン
ジスタを市場に出すことができる。
【図面の簡単な説明】
第１図（ａ）、 （ｂ）は本発明の一実施例のトランジ
スタの製造工程を順に示す平面図、第２図はその等価回
路図、第３図は従来のトランジスタの平面図、第４図は
第２図のトランジスタのエミッタ端子ベース端子間のＶ
−１特性線図、第５図は本発明の異なる実施例のトラン
ジスタを示し、（ａ）は全体の平面図、う）は部分拡大
平面図、第６図（ａ）、（ｂ）は本発明のさらに異なる
実施例のトランジスタの製造工程を順に示す平面図、第
７図は本発明のさらに異なる実施例のトランジスタを示
し、（ａ）は全体の平面図、わ）は部分拡大平面図であ
る。 Ｉ Ｎ型シリコン基板、２ Ｐ型ベース領域、３ Ｎ型
エミッタ領域、３１ エミッタ電極、４Ｎ型抵抗領域
、５．６ 金属電極、７ ベースボンディングバラ ド部、 リード線。 第 ］ 図 第 図 第 図 （ａ） （ｂ） 第 図 、３Ｎ型エミツタ領域 第 図 （ａ） 第 （ｂ） 図
スタの製造工程を順に示す平面図、第２図はその等価回
路図、第３図は従来のトランジスタの平面図、第４図は
第２図のトランジスタのエミッタ端子ベース端子間のＶ
−１特性線図、第５図は本発明の異なる実施例のトラン
ジスタを示し、（ａ）は全体の平面図、う）は部分拡大
平面図、第６図（ａ）、（ｂ）は本発明のさらに異なる
実施例のトランジスタの製造工程を順に示す平面図、第
７図は本発明のさらに異なる実施例のトランジスタを示
し、（ａ）は全体の平面図、わ）は部分拡大平面図であ
る。 Ｉ Ｎ型シリコン基板、２ Ｐ型ベース領域、３ Ｎ型
エミッタ領域、３１ エミッタ電極、４Ｎ型抵抗領域
、５．６ 金属電極、７ ベースボンディングバラ ド部、 リード線。 第 ］ 図 第 図 第 図 （ａ） （ｂ） 第 図 、３Ｎ型エミツタ領域 第 図 （ａ） 第 （ｂ） 図
Claims (1)
- 【特許請求の範囲】 １）第一導電型のベース領域内に第二導電型のエミッタ
領域とエミッタ・ベース間に接続される抵抗領域が形成
されるものにおいて、ベース領域に接触するベースボン
ディングパッド部と抵抗領域の一端に接触する抵抗電極
とが狭い間隔を介して設けられ、ベースボンディングパ
ッド部に接続される導線が抵抗電極にも接触することを
特徴とするトランジスタ。 ２）第一導電型のベース領域内に第二導電型のエミッタ
領域とエミッタ・ベース間に接続される抵抗領域が形成
されるものにおいて、エミッタ領域に接触するエミッタ
電極と抵抗領域の一端に接触する抵抗電極とが狭い間隔
を介して設けられ、エミッタ電極に接続される導線が抵
抗電極にも接触することを特徴とするトランジスタ。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14261089 | 1989-06-05 | ||
| JP1-142609 | 1989-06-05 | ||
| JP1-142610 | 1989-06-05 | ||
| JP14260989 | 1989-06-05 | ||
| JP2-1430 | 1990-01-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250631A true JPH03250631A (ja) | 1991-11-08 |
Family
ID=26474555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2054483A Pending JPH03250631A (ja) | 1989-06-05 | 1990-03-06 | トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5138418A (ja) |
| JP (1) | JPH03250631A (ja) |
| DE (1) | DE4016679A1 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54104779A (en) * | 1978-02-03 | 1979-08-17 | Fuji Electric Co Ltd | Semiconductor device |
| JPS58147064A (ja) * | 1982-02-25 | 1983-09-01 | Fuji Electric Co Ltd | トランジスタ |
-
1990
- 1990-03-06 JP JP2054483A patent/JPH03250631A/ja active Pending
- 1990-05-23 DE DE4016679A patent/DE4016679A1/de active Granted
- 1990-06-01 US US07/532,214 patent/US5138418A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5138418A (en) | 1992-08-11 |
| DE4016679A1 (de) | 1990-12-06 |
| DE4016679C2 (ja) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| JPH10256574A (ja) | ダイオード装置 | |
| JP2695736B2 (ja) | 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 | |
| US3604989A (en) | Structure for rigidly mounting a semiconductor chip on a lead-out base plate | |
| JPH03250631A (ja) | トランジスタ | |
| JP3477002B2 (ja) | 半導体装置 | |
| JP4732642B2 (ja) | 半導体装置 | |
| JPH08194012A (ja) | 半導体素子の特性測定装置 | |
| JP3311935B2 (ja) | 半導体装置およびその計測方法 | |
| JPH11218511A (ja) | ガスセンサ | |
| US20240133944A1 (en) | Semiconductor device and inspection method for semiconductor device | |
| JP2654988B2 (ja) | 半導体レーザ装置 | |
| JPH10284741A (ja) | ダイオード装置 | |
| JP2973709B2 (ja) | 半導体素子の製造方法 | |
| JPH05326844A (ja) | 半導体集積回路 | |
| JPS6027139A (ja) | パツケ−ジとプリント基板間の接続検査方法 | |
| JP2715603B2 (ja) | 半導体装置 | |
| JPH065701B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPS618939A (ja) | 半導体装置 | |
| JPS63173342A (ja) | 半導体装置 | |
| KR810001998Y1 (ko) | 반도체 장치 | |
| JPS61220364A (ja) | くし形ボンデイングパツド | |
| JPH0682776B2 (ja) | リ−ドフレ−ム | |
| JPH04359172A (ja) | 高周波ｉｃ用特性試験治具 |