JPH03250638A - 半導体製造方法及び装置 - Google Patents

半導体製造方法及び装置

Info

Publication number
JPH03250638A
JPH03250638A JP2045456A JP4545690A JPH03250638A JP H03250638 A JPH03250638 A JP H03250638A JP 2045456 A JP2045456 A JP 2045456A JP 4545690 A JP4545690 A JP 4545690A JP H03250638 A JPH03250638 A JP H03250638A
Authority
JP
Japan
Prior art keywords
bonding
nitrogen gas
bump
lead
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2045456A
Other languages
English (en)
Inventor
Mikiyoshi Kawamura
幹義 河村
Atsushi Aoki
淳 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2045456A priority Critical patent/JPH03250638A/ja
Publication of JPH03250638A publication Critical patent/JPH03250638A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 口産業上の利用分野〕 本発明はT A B (Tape Automated
Bonding)  を用いた半導体製造技術、特に、
テープのSnメッキされたインナーリードと半導体チッ
プ上のAuバンプとを接合するために用いて効果のある
技術に関するものである。
〔従来の技術〕
テープ上に形成されたインナーリードとチップ上のバン
プとを電気的に接合する方法の1つにAU(銀)−3n
(1)共晶合金法がある。ボンディングに際しては、テ
ープ上のインナーリードとチップのバンプとの位置合わ
せを行い、ボンディングツールによって熱(500〜6
00℃)及び圧力を供給し、A、 u −S n共晶合
金を生成することにより、内部接続を達成している。
このような、Au−3n共晶合金法によるボンディング
技術は、例えば、株式会社総合技術センター発行、「最
新精密接合技術集成」366頁〜371頁に記載がある
。
ところで、本発明者は、溶融したAu−5n合金ろうが
接合部周辺にはみ出し、端子間あるいは半導体チップの
エツジ部でンヨートを生じる問題について検討した。
以下は、本発明者によって検討された技術であり、その
概要は次の通りである。
第2図に示すように、ポリイミドテープ1にはCuリー
ド2が貼着されており、このCuリード2の表面にはS
nメッキが施されている。また、半導体チップ4には、
Auバンプ5が設けられている。ボンディングに際して
は、Cuリード2の先端部がAuバンプ5の上部にくる
ように位置合わせをし、この状態で前言己したようにボ
ンディングツールによって熱と圧力を付与し、接続を行
う。
〔発明が解決しようとする課題〕
ところが、前記の如(Au−3n合金ろうを用いてボン
ディングを行う方法では、リードピッチが狭くなると、
Au−3n合金ろうの量のコントロールが困難であり、
これが接合部からはみ出すと、第2図に示すように、は
み出したAu−3n合余ろう6が隣接する端子間やチッ
プのエツジ間にンヨートを生じるという問題のあること
が本発明者によって見出された。
そこで、本発明の目的は、接合部からはみ出したAu−
5n合金ろうによる端子間やチップとのショートを防止
することのできる技術を提供することにある。
本発明の前記目的と新規な特徴は、本明細書の記述およ
び添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下の通りである。
すなわち、テープ上に形成されると共にSnメッキの施
されたリードパターンと半導体チップのAuバンプとを
接合するに際し、その接合部に高温の窒素ガス雰囲気を
形成するようにしている。
〔作用〕
上記した手段によれば、リードのSnメッキと半導体チ
ップのA′uバンプとの共晶による接合の際、接合性を
悪化させる大気中の酸素が接合部から排除され、酸化雰
囲気が還元雰囲気になり、共晶により生じたAu−5n
合金ろうの濡れ広がりが良好になり、安定した接合性が
得られる。したがって、端子間のショートなどがなくな
り、歩留り向上が可能になる。
〔実施例〕
以下、本発明による半導体製造方法を説明する。
前記したように、A u −’S n合金ろうが接合部
からはみ出す原因は、接合部が大気中の酸素に接触する
ことにある。そこで、本発明では接触部を大気から遮断
するために、接合部(第2図に示すAuバンプ5の周辺
)を窒素(N2)雰囲気にすることにより達成している
。これにより、酸化雰囲気を還元雰囲気にすることがで
き、リードのSnメッキと半導体チップのAuバンプと
の共晶により生じたAu−3n合金ろうの濡れ広がりが
改善され、接合性の向上が図れる。したがって、端子間
ショートや半導体チップのエツジ部のショートを防止す
ることが可能になる。なお、この窒素雰囲気が常温であ
ると、Au−5n合金ろうの温度を低下させてしまうの
で、接合温度を安定化するために、窒素雰囲気を高温に
している。
第1図は本発明による半導体製造装置の一実施例を示す
断面図である。
半導体チップ4はボンディングステージ7に載置され、
この半導体チップ4に対し第2図に示すようにCuリー
ド2を位置決めされる。そして、Auバンプ5に対向す
るCu1J−ド2上を覆うようにして、ボンディングツ
ール8が押下される。
ボンディングツール8は、接合部へ放出するためのN2
 ガスを導入するたtのガス導入路9が、中心に設けら
れ、その先端はボンディングツール8の先端面に開口し
ている。さらに、その先端部のガス導入路9の周囲には
、接合部を加熱するためのヒータ10が配設されている
。
以上の構成において、ボンディングを行うには、ヒータ
10に通電し、十分な温度(500〜600℃)に加熱
したボンディングツール8のガス導入路9に窒素ガスを
供給しながら、第1図のようにCuリード2上に位置決
めする。さらに、ボンディングツール8に所定の圧力を
印加していくことにより、Cuリード2の表面のSnメ
ッキ3とAuバンプ5が反応し、Au−Sn合金ろう6
が生成される。このとき、ヒータ10で熱せられた窒素
ガスがガス導入路9から放出されることにより、接合部
が高温窒素ガス雰囲気にされ、生成されたAu−Sn合
金ろう6の濡れ広がりを良好にし、安定した接合性が得
られる。したがって、従来のような端子間ショートなど
の発生を防止することができる。加えて、クリーニング
時の塵の付着を防止することもできる。
以上、本発明によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではな(、その要旨を逸脱しない範囲で種々変更可能
であることは言うまでもない。
例えば、ガス導入路9をボンディングツール8の中心に
設ける代わりに、別途耐熱ホースによりボンディングツ
ール80周辺に窒素ガスを供給するようにしてもよい。
また、ボンディングツール8に代えてボンディングステ
ージ7側から供給することも、テープのガイド部材内を
通して供給することも可能である。
また、以上の説明では、主として本発明者によってなさ
れた発明を、その利用分野であるAuバンプを有するチ
ップと、Cuメッキされたリードとの接合に適用した場
合について説明したが、これに限定されるものではなく
、Au−Sn共晶合金を用いて接合する全てに適用が可
能である。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば下記の通りである
。
すなわち、テープ上に形成されると共にSnメッキの施
されたリードパターンと半導体チップのAUバンプとを
接合するに際し、その接合部に高温の窒素ガス雰囲気を
形成するようにしたので、共晶により生じたAu−Sn
合金ろうの濡れ広がりが良好になり、安定した接合性が
得られ、各種のショートを無くし、歩留り向上が可能に
なる。
【図面の簡単な説明】
第1図は本発明による半導体製造装置の一実施例を示す
断面図、 第2図はAu−Sn合金ろうのはみ出しを説明する断面
図である。 1・ ・ ・ポリイミドテープ、2・ ・ ・Cuリー
ド、3・・・Snメッキ、4・・・半導体チップ、5・
・・Auバンプ、6・・・Au−Sn合金ろう、7・・
・ボンディングステージ、8・・・ボンディングツール
、9・・・ガス導入路、10・・・ヒータ。 第 図 5:Auバンプ

Claims (1)

  1. 【特許請求の範囲】 1、テープ上に形成されると共にSnメッキの施された
    リードパターンと半導体チップのAuバンプとを接合す
    るに際し、その接合部に高温の窒素ガス雰囲気を形成す
    ることを特徴とする半導体製造方法。 2、テープ上に形成されると共にSnメッキの施された
    リードパターンと半導体チップのAuバンプとを接合す
    る半導体製造装置であって、接合部を加熱ならびに圧接
    するためのボンディングツールの先端からボンディング
    温度に加熱した窒素ガスを噴出させるガス供給手段を設
    けたことを特徴とする半導体製造装置。 3、前記ガス供給手段は、前記ボンディングツール内の
    加熱用ヒータの近傍を通過してツール先端に開口するガ
    ス導入路を含むことを特徴とする請求項1記載の半導体
    製造装置。
JP2045456A 1990-02-28 1990-02-28 半導体製造方法及び装置 Pending JPH03250638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2045456A JPH03250638A (ja) 1990-02-28 1990-02-28 半導体製造方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2045456A JPH03250638A (ja) 1990-02-28 1990-02-28 半導体製造方法及び装置

Publications (1)

Publication Number Publication Date
JPH03250638A true JPH03250638A (ja) 1991-11-08

Family

ID=12719856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2045456A Pending JPH03250638A (ja) 1990-02-28 1990-02-28 半導体製造方法及び装置

Country Status (1)

Country Link
JP (1) JPH03250638A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012678A (ja) * 1996-06-19 1998-01-16 Nec Corp 熱圧着装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012678A (ja) * 1996-06-19 1998-01-16 Nec Corp 熱圧着装置

Similar Documents

Publication Publication Date Title
US7176570B2 (en) Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
JP2002158257A (ja) フリップチップボンディング方法
JP2000349123A (ja) 半導体素子の実装方法
JPH09260428A (ja) 半導体装置及びその実装方法
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
JP2004503939A (ja) 赤外線加熱によるはんだバンプおよびワイヤボンディング
JPH08107123A (ja) 半導体集積回路装置の製造方法、その製造装置および半導体集積回路装置
US6404063B2 (en) Die-to-insert permanent connection and method of forming
JPS60194543A (ja) バンプ電極形成方法
JP2851779B2 (ja) 電子部品の実装方法
JP3887993B2 (ja) Icチップと回路基板との接続方法
JP2975207B2 (ja) 半田ワイヤーによるワイヤーボンディング装置
JP2004071648A (ja) 半導体装置の製造方法
JP3034126B2 (ja) 端子の接合方法
JP2596381B2 (ja) ボールバンプ形成方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH01216594A (ja) セラミック配線基板及びその製造方法
JPH0458573A (ja) 超電導接続方法
JP3269398B2 (ja) バンプ付きワークの半田付け方法
JPH11307585A (ja) 半導体装置
JPH04334035A (ja) 半田ワイヤとそのワイヤを使用した半田バンプの形成方法
JPS62166548A (ja) 半田バンプ形成方法
JP3550946B2 (ja) Tab型半導体装置
JPH0483353A (ja) 半導体集積回路装置の製造方法