JPH03250789A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH03250789A
JPH03250789A JP4825890A JP4825890A JPH03250789A JP H03250789 A JPH03250789 A JP H03250789A JP 4825890 A JP4825890 A JP 4825890A JP 4825890 A JP4825890 A JP 4825890A JP H03250789 A JPH03250789 A JP H03250789A
Authority
JP
Japan
Prior art keywords
layers
layer
conductor pattern
multilayer printed
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4825890A
Other languages
English (en)
Inventor
Yukio Kobayashi
幸男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4825890A priority Critical patent/JPH03250789A/ja
Publication of JPH03250789A publication Critical patent/JPH03250789A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、内層導体パターン層の積層順が容易に判別・
確認可能な多層プリント配線板に関する。
(従来の技術) 近年、電子機器の小形化や高機能化などに対応し、配線
板のコンパクト化ないし配線パターンの高密度化が要求
されており、このような要求に応じてプリント配線板の
分野では、配線パターンの多層化が進められている。
このように多層化された配線パターンを有する配線板(
多層プリント配線板)は、一般に次のようにして製造さ
れている。すなわち、絶縁性基板の片面または両面に、
フォトエツチング処理などによって、所要の配線パター
ンを形成してなる内層回路板の複数枚を、プリプレグを
挟んで重ね合せ、さらにその外側にそれぞれプリプレグ
を介して、外層板あるいは外層銅箔を重ねた積層体を、
加熱加圧して一体に成形することによって製造されてい
る。
ここで内層回路板においては、たとえば第5図に示すよ
うに、配線基板1の製品外形(点線で示す)の外側に、
その表裏両面の内層導体パターン2が何層口に位置する
ものかの積層順を示す数字(層番号)3が、導体パター
ン2の形成と同様に銅箔のエツチングなどによって形成
されている。
そして第6図に示すように、積層後外層の導体パターン
4を形成した後、上から肉眼で各層番号3を透かして視
、これらが左から順に連続して配列されているかどうか
を確認している。
(発明が解決しようとする課題) しかし、上記の場合は、積層された層数が多くなるとな
かなか下層の層番号を透視することができず、たとえば
12層以上の導体層を有する多層プリント配線板におい
ては、透視による層番号3の判別確認は、事実上不可能
ともいえる。
また、複数枚の内層回路板が積層されている場合、重ね
る順序に間違があったとしても上から肉眼で透視して層
番号3の配列を調べただけでは、間違いの判別が困難で
あった。さらに、前記積層順の誤りの有無は、配線パタ
ーンの導通を調べる電気的検査の際にも判別することが
できなかった。
しかして、上記内層回路板の積層順序の過った多層プリ
ント配線板1をそのまま高速回路用として使用した場合
は、内層導体パターン2の特性インピーダンスが設計値
範囲内に収まらず、電気特性上好ましくなかった。
本発明はこれらの問題を解決するtこめ:こなされたも
ので、内層導体l々ターン層の一部を、ワークサイズの
基板の外周端面に露出するよう:こ形成して標識とし、
これによって基板の端面力)ら積1i順を容易に確認す
ることができるよう1こした、多層プリント配線板を提
供することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明の多層プリント配線板は、導体ノ(タン層と絶縁
層とを交互に積層してなる多層ブ1ノント配線板におい
て、前記内層導体)くターン層の一部がワークサイズの
基板の外周端面に露出するように製品外形外に形成され
、この導体層露出部の位置あるいは形状によって内層導
体ノくターン層の積層順が表示されていることを特徴と
してζAる。
(作用) 本発明の多層プリント配線板においては、内層導体パタ
ーン層の一部が、ワークサイズの基板の外周端面に露出
するよう形成されており、その露出部を外側から肉眼で
観察すること1こよって、各内層導体パターン層の積層
順を容易に判別することができる。つまり、前記導体露
出部の形成位置や形状によって積層順を容易に視認し得
るので、間違った判別をする恐れも回避し得る。
また、前記積層順の判別および確認を、積層成形後外層
銅箔のエツチングなどを行う以前、換言すると付加価値
の低い段階で行うことができるので、積層順を間違えた
基板にさらに余分な工程を加えることもなくなり、材料
および作業の無駄を省き得る。
(実施例) 以下、添附図を参照して本発明の詳細な説明する。
第1図は、本発明に係る多層プリント配線板の要部構成
例を示す断面図であり、本実施例の多層プリント配線板
は、図示されていない内層導体7(ターン層と絶縁層5
とが交互に積層され、かつ外側にそれぞれ外層銅箔5が
張り合せされて構成されており、各内層導体パターン層
の一部は、それぞれ端部がワークサイズの基板の外周端
面に露出するように製品外形外に形成され、標識導体層
7を構成している。
しかして、前記内層導体パターンを具備する内層回路板
8は、2層目と3層目、4層目と5層目、および6層目
と7層目の各内層導体パターン層に対応するの標識導体
層7を第2図 (a)、(b)、(C)にそれぞれ平面
的に示すような位置に設けである。なお、これらの図に
おいて、内層導体パターンはいずれも図示を省略した。
上記第2図(a)〜(C)に示すように、基板の外周端
面側へ露出するように形成された標識導体層7の位置に
よって、その内層導体パターン層の積層順が表示される
ように構成されており、積層後の多層プリント配線板の
端面では、この標識導体層7の露出部が左上から右下へ
階段状に並んで配列された構成を成すことになる。
このように構成された本実施例の場合においては、露出
した標識導体層7の配列を見るだけで、各内層導体パタ
ーン層が正しい順序で積層されていることを、容易に目
視で確認することができる。
すなわち、たとえば2枚の内層回路板8を重ねる順序を
間違えると、第3図に断面的に示すように、多層プリン
ト配線板の端面において、標識導体層7が階段状に並ば
ないので、積層の順序が誤っていることが一目でわかる
。またこのとき、2.3層目の内層導体パターン層を有
する内層回路板8と4.5層1」の内層回路板との積層
順が間違っていることも、容品に判別することができる
さらに、前記積層順の判別確認を、積層後孔明け、スル
ーホールめっきおよび外層銅箔のエツチングなどを行う
前の付加価値の低い段階で行うことができるので、次の
工程を加えることなく早期にやり直すことができ、材料
および作業の無駄を省くことができる。
しかして、前記標識導体層7は、内層導体パターンの形
成と同じ工程で銅箔のエツチングなどの方法で形成する
ことができ、形成のための特別な工程を必要としない。
なお、本発明の多層プリント配線板においては、第4図
に示すように、前記標識導体層7を内層導体パターン層
の積層順(層番号)と同じ数の小部分に分割した櫛歯形
状とし、これらの小部分が全てワークサイズの基板の外
周端面に露出するように形成してもよい。この場合には
、標識導体層7の露出部の数を数えることによって、層
番号を知り積層順を容易に確認することができる。また
この場合においては、分割された標識導体層7の形成位
置を層毎に階段状など規則的に配列することによって、
判別と確認をさらに容品にすることができる。
[発明の効果] 以上説明したように本発明の多層プリント配線板におい
ては、ワークサイズの基板の外周端面に露出するように
形成された標識となる導体層の位置あるいは形状を見る
ことによって、その内層導体パターン層の積層順を容易
に判別し確認することができる。しかも、従来の数字に
よる暦表示に比べて、誤判読が生じることがなく、速や
かにがつ正確に判別することができる。
【図面の簡単な説明】
第1図は本発明に係る多層プリント配線板の要部構成例
を示す断面図、第2図(a)、(b)および(C)はそ
れぞれ本発明に係る多層プリント配線板を構成する内層
回路板例の平面図、第3図は本発明の効果を比較説明す
るための多層プリント配線板の要部断面図、第4図は本
発明に係る多層プリント配線板の他の要部構成例を示す
断面図、第5図は従来の多層プリント配線板を構成する
内層回路板の平面図、第6図は従来の多層プリント配線
板の平面図である。 5・・・絶縁層 6・・・外層銅箔 7・・・標識導体層(層順番表示) 8・・・内層回路板。

Claims (1)

  1. 【特許請求の範囲】  導体パターン層と絶縁層とを交互に積層してなる多層
    プリント配線板において、 内層導体パターン層の一部がワークサイズ基板の外周端
    面に露出するように製品外形外に形成され、この導体パ
    ターン層露出部の位置あるいは形状によって内層導体パ
    ターン層の積層順が表示されていることを特徴とする多
    層プリント配線板。
JP4825890A 1990-02-28 1990-02-28 多層プリント配線板 Pending JPH03250789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4825890A JPH03250789A (ja) 1990-02-28 1990-02-28 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4825890A JPH03250789A (ja) 1990-02-28 1990-02-28 多層プリント配線板

Publications (1)

Publication Number Publication Date
JPH03250789A true JPH03250789A (ja) 1991-11-08

Family

ID=12798419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4825890A Pending JPH03250789A (ja) 1990-02-28 1990-02-28 多層プリント配線板

Country Status (1)

Country Link
JP (1) JPH03250789A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104046A1 (en) * 2008-02-21 2009-08-27 Sony Ericsson Mobile Communications Ab Printed circuit board with edge markings
CN110392480A (zh) * 2018-04-17 2019-10-29 鹏鼎控股(深圳)股份有限公司 印刷电路板及该印刷电路板的制造方法
JP2021170574A (ja) * 2020-04-14 2021-10-28 日本シイエムケイ株式会社 多層プリント配線板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104046A1 (en) * 2008-02-21 2009-08-27 Sony Ericsson Mobile Communications Ab Printed circuit board with edge markings
CN110392480A (zh) * 2018-04-17 2019-10-29 鹏鼎控股(深圳)股份有限公司 印刷电路板及该印刷电路板的制造方法
JP2021170574A (ja) * 2020-04-14 2021-10-28 日本シイエムケイ株式会社 多層プリント配線板及びその製造方法

Similar Documents

Publication Publication Date Title
CN109526156B (zh) 一种用于检测钻孔偏移程度的检测模块及检测方法
KR101333412B1 (ko) 배선 회로 기판 및 그 제조 방법
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
EP1691589A1 (en) Wired circuit board and producing method thereof
JPH03250789A (ja) 多層プリント配線板
US5528826A (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
US20140110152A1 (en) Printed circuit board and method for manufacturing same
JP2000340950A (ja) 多層回路基板における積層合致精度検査マーク構造
US7151321B2 (en) Laminated electronic component
JPH04186798A (ja) 多層プリント配線板および層間ずれチェック方法
JP3740711B2 (ja) 多層プリント配線板
JPH08222859A (ja) 多層プリント配線板
JP5104874B2 (ja) 積層順序検査方法および配線板製造方法
JPH10163631A (ja) 多層印刷回路基盤及びその製造方法
KR100570870B1 (ko) 층간 편심 확인이 가능한 인쇄회로기판
JPH08307065A (ja) 多層印刷配線板およびその検査方法
JP4737055B2 (ja) 積層印刷配線基板
JPH1051143A (ja) 多層プリント配線板の製造方法
JP2002094197A (ja) プリント配線板及びその層間位置ずれの検出方法
JPS60195986A (ja) 多層プリント配線板
JP4309882B2 (ja) 多数個取り用配線基板
KR19980041741A (ko) 다층인쇄회로기판 및 그 제조방법
JPH0832241A (ja) セラミック多層基板に形設される抵抗素子及びその形成方法
JPS61117889A (ja) 多層セラミツク基板
JPH0699334A (ja) 多層基板の加工位置補正方法