JPH0832241A - セラミック多層基板に形設される抵抗素子及びその形成方法 - Google Patents
セラミック多層基板に形設される抵抗素子及びその形成方法Info
- Publication number
- JPH0832241A JPH0832241A JP6163644A JP16364494A JPH0832241A JP H0832241 A JPH0832241 A JP H0832241A JP 6163644 A JP6163644 A JP 6163644A JP 16364494 A JP16364494 A JP 16364494A JP H0832241 A JPH0832241 A JP H0832241A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- filling
- green sheet
- resistance element
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 セラミック多層基板に形設される比較的電流
容量の大きい抵抗素子とその形成方法を得る。 【構成】 グリーンシート１ａの所定位置に形成された
矩形穴２に充填された直方体の充填抵抗体１１と、この
充填抵抗体がその両端又は一端のグリーンシートの表面
で接続され、充填抵抗体が多層基板の電気回路の抵抗部
品として機能するように接続して配設された電極導体の
パターン５ａ，５ｂを有する少くとも１個の前記グリー
ンシートを別のグリーンシート１ｂ等と共に積層してな
るセラミック多層基板２１の中で使用される抵抗素子。
容量の大きい抵抗素子とその形成方法を得る。 【構成】 グリーンシート１ａの所定位置に形成された
矩形穴２に充填された直方体の充填抵抗体１１と、この
充填抵抗体がその両端又は一端のグリーンシートの表面
で接続され、充填抵抗体が多層基板の電気回路の抵抗部
品として機能するように接続して配設された電極導体の
パターン５ａ，５ｂを有する少くとも１個の前記グリー
ンシートを別のグリーンシート１ｂ等と共に積層してな
るセラミック多層基板２１の中で使用される抵抗素子。
Description
【０００１】
【産業上の利用分野】この発明はセラミック多層基板に
形設される抵抗素子の構造及びその形成方法に関し、特
にセラミック多層基板に形設される直方体型で比較的電
流容量の大きい抵抗素子について、その高密度形成を可
能とするようなセラミック多層基板に形設される抵抗素
子及びその形成方法に関するものである。
形設される抵抗素子の構造及びその形成方法に関し、特
にセラミック多層基板に形設される直方体型で比較的電
流容量の大きい抵抗素子について、その高密度形成を可
能とするようなセラミック多層基板に形設される抵抗素
子及びその形成方法に関するものである。
【０００２】
【従来の技術】これまで、この技術に関連する開示技術
として、下記の文献がある。 特開平４−１３９８９６号公報 この文献によれば、電子機器等の回路に広く用いられる
セラミック多層基板の内層の配線に必要となるグリーン
シート表面の配線可能面積を減らすことなく抵抗の形成
可能なセラミック多層基板を提供している。その開示技
術の詳細は同文献に譲り、ここでは本発明の構成に近い
従来構成について主に説明する。
として、下記の文献がある。 特開平４−１３９８９６号公報 この文献によれば、電子機器等の回路に広く用いられる
セラミック多層基板の内層の配線に必要となるグリーン
シート表面の配線可能面積を減らすことなく抵抗の形成
可能なセラミック多層基板を提供している。その開示技
術の詳細は同文献に譲り、ここでは本発明の構成に近い
従来構成について主に説明する。
【０００３】図５はセラミック多層基板を構成する一層
のセラミック基板に従来のある１つのタイプの抵抗素子
を形成する手順を示す模式斜視図である。図５の上図、
中図及び下図について、その形成方法を説明する。ま
ず、図５の上図のように、無機物粉末と樹脂成分からな
るグリーンシート（焼成前の１層分のセラミック基板）
１ａの所定位置に、パンチング等によりビア孔２を形成
し、Ａｕ（金）あるいはＡｇ（銀）粉末と有機ビヒクル
からなる導体ペーストを充填した後、所定の焼成処理を
行って、図３の中図に示すように、ビア導体３ａを埋設
する。次いで、図５の下図のように、ＡｕあるいはＡｇ
粉末と有機ビヒクルからなる導体ペーストを用いて、ビ
ア導体３ａを有するグリーンシート１ａに矩形状抵抗４
と、この矩形状抵抗４の両端に電気的に接続する例えば
電極導体５ａ、５ｂと、回路導体６ａ等の所要の導体パ
ターンとをスクリーン印刷により形成する。そして、そ
の後に所定の焼成を行うことにより、ビア導体３ａを有
するグリーンシート１ａに矩形状抵抗４を抵抗素子とし
て備えた１つの単位セラミック基板が得られる。なお、
上述の矩形状抵抗４は回路抵抗素子として使用され、ビ
ア導体３ａは多層基板を構成した場合の相隣る単位基板
の各回路導体間の電気的接続用配線導体として使用され
る。
のセラミック基板に従来のある１つのタイプの抵抗素子
を形成する手順を示す模式斜視図である。図５の上図、
中図及び下図について、その形成方法を説明する。ま
ず、図５の上図のように、無機物粉末と樹脂成分からな
るグリーンシート（焼成前の１層分のセラミック基板）
１ａの所定位置に、パンチング等によりビア孔２を形成
し、Ａｕ（金）あるいはＡｇ（銀）粉末と有機ビヒクル
からなる導体ペーストを充填した後、所定の焼成処理を
行って、図３の中図に示すように、ビア導体３ａを埋設
する。次いで、図５の下図のように、ＡｕあるいはＡｇ
粉末と有機ビヒクルからなる導体ペーストを用いて、ビ
ア導体３ａを有するグリーンシート１ａに矩形状抵抗４
と、この矩形状抵抗４の両端に電気的に接続する例えば
電極導体５ａ、５ｂと、回路導体６ａ等の所要の導体パ
ターンとをスクリーン印刷により形成する。そして、そ
の後に所定の焼成を行うことにより、ビア導体３ａを有
するグリーンシート１ａに矩形状抵抗４を抵抗素子とし
て備えた１つの単位セラミック基板が得られる。なお、
上述の矩形状抵抗４は回路抵抗素子として使用され、ビ
ア導体３ａは多層基板を構成した場合の相隣る単位基板
の各回路導体間の電気的接続用配線導体として使用され
る。
【０００４】図６は従来のある一つのタイプ（図５で説
明ずみ）の抵抗構造を有するセラミック多層基板の要部
構造と抵抗体のトリミングの有様とを示す模式断面図で
あり、左図は構造説明図、右図はトリミング説明図であ
る。図６の左図のように、図１で説明したような矩形状
抵抗４を有する１個のグリーンシート１ａと、前述と同
様にして別に形成した回路導体パターン６ｂ及びビア導
体３ｂを有する例えば３個のグリーンシート１ｂとを積
層、焼成して表層抵抗構造を有するセラミック多層基板
３２が得られる。
明ずみ）の抵抗構造を有するセラミック多層基板の要部
構造と抵抗体のトリミングの有様とを示す模式断面図で
あり、左図は構造説明図、右図はトリミング説明図であ
る。図６の左図のように、図１で説明したような矩形状
抵抗４を有する１個のグリーンシート１ａと、前述と同
様にして別に形成した回路導体パターン６ｂ及びビア導
体３ｂを有する例えば３個のグリーンシート１ｂとを積
層、焼成して表層抵抗構造を有するセラミック多層基板
３２が得られる。
【０００５】図７は従来の他のタイプの抵抗構造を有す
るセラミック多層基板の要部構造と抵抗体のトリミング
の有様とを説明する模式断面図であり、左図は構造説明
図、右図はトリミング説明図である。この場合のセラミ
ック多層基板３３は、前述の１個のグリーンシート１ａ
が多層基板の内層となるように基板内部において他のグ
リーンシート１ｂとともに積層、焼成することに因って
得られたものである。従って、この場合は、内層抵抗構
造を有するセラミック多層基板が得られる。ただし、こ
の場合のグリーンシート１ａに設けられている矩形状抵
抗４ａは、電極導体５ａ、５ｂの形成後にその相対する
各端部とその間の領域を被着する形で形成されている。
るセラミック多層基板の要部構造と抵抗体のトリミング
の有様とを説明する模式断面図であり、左図は構造説明
図、右図はトリミング説明図である。この場合のセラミ
ック多層基板３３は、前述の１個のグリーンシート１ａ
が多層基板の内層となるように基板内部において他のグ
リーンシート１ｂとともに積層、焼成することに因って
得られたものである。従って、この場合は、内層抵抗構
造を有するセラミック多層基板が得られる。ただし、こ
の場合のグリーンシート１ａに設けられている矩形状抵
抗４ａは、電極導体５ａ、５ｂの形成後にその相対する
各端部とその間の領域を被着する形で形成されている。
【０００６】図８は従来の別のタイプの抵抗構造を有す
るセラミック多層基板の要部構造と抵抗体のトリミング
の有様とを説明する模式断面図であり、左図は構造説明
図、右図はトリミング説明図である。そして、本従来例
は前述の公開特許公報で開示されているものに類似する
セラミック多層基板を示している。図８の左図のよう
に、グリーンシート１ａにパンチング等によりビア孔２
を形成し、前記のビア用導体ペーストを充填してビア導
体３ａを形成する。次いで、前記の抵抗ペーストを所定
のビア孔に充填乃至内壁に塗布して埋込み抵抗７を形成
した後、導体ペーストをスクリーン印刷により形成して
上部電極導体８ａ、回路導体６ａを形成する。次に別の
下部電極導体８ｂ、回路導体６ｂ及びビア導体３ｂが形
成されたグリーンシート１ｂと前記のグリーンシート１
ａを積層、焼成して上記の埋込み抵抗７が構成する埋込
み抵抗構造を有するセラミック多層基板３４が得られ
る。
るセラミック多層基板の要部構造と抵抗体のトリミング
の有様とを説明する模式断面図であり、左図は構造説明
図、右図はトリミング説明図である。そして、本従来例
は前述の公開特許公報で開示されているものに類似する
セラミック多層基板を示している。図８の左図のよう
に、グリーンシート１ａにパンチング等によりビア孔２
を形成し、前記のビア用導体ペーストを充填してビア導
体３ａを形成する。次いで、前記の抵抗ペーストを所定
のビア孔に充填乃至内壁に塗布して埋込み抵抗７を形成
した後、導体ペーストをスクリーン印刷により形成して
上部電極導体８ａ、回路導体６ａを形成する。次に別の
下部電極導体８ｂ、回路導体６ｂ及びビア導体３ｂが形
成されたグリーンシート１ｂと前記のグリーンシート１
ａを積層、焼成して上記の埋込み抵抗７が構成する埋込
み抵抗構造を有するセラミック多層基板３４が得られ
る。
【０００７】上述のような従来の各セラミック基板にお
いて、この種の抵抗体の抵抗値を調整乃至微調整するた
めにトリミングと呼ばれる処理が行われているが、図６
の従来例の例えば矩形状抵抗４のように、抵抗面が露出
している場合に限られるけれども、レーザビーム９を使
用して通常のレーザトリミングが実施されている。
いて、この種の抵抗体の抵抗値を調整乃至微調整するた
めにトリミングと呼ばれる処理が行われているが、図６
の従来例の例えば矩形状抵抗４のように、抵抗面が露出
している場合に限られるけれども、レーザビーム９を使
用して通常のレーザトリミングが実施されている。
【０００８】
【発明が解決しようとする課題】上述のような従来のセ
ラミック多層基板に形設される抵抗素子（以下抵抗とも
いう）では、まず、図６の従来例にみられる表層抵抗構
造において、抵抗が矩形状でかつ平面的なものであるた
め、電流容量の大きな抵抗を形成する場合は、抵抗部分
のの面積が広くなるので、高密度の形設ができなかっ
た。さらに、図７の従来例にみられる内層抵抗構造にお
いては、積層後のトリミングができないので、高精度抵
抗を得ることができないという問題があった。また、図
８の従来例のような埋込み抵抗もビア孔に抵抗体を埋設
しているので、上部電極導体ににより抵抗が遮蔽されて
いるので、前述と同様にトリミングが不可能である。上
述のいずれの抵抗構成乃至その形成方法でも、電流容量
が大きく、かつトリミングが可能な抵抗を高密度に形成
することができないので、セラミック多層基板による回
路形成上満足できるものは得られていなかった。
ラミック多層基板に形設される抵抗素子（以下抵抗とも
いう）では、まず、図６の従来例にみられる表層抵抗構
造において、抵抗が矩形状でかつ平面的なものであるた
め、電流容量の大きな抵抗を形成する場合は、抵抗部分
のの面積が広くなるので、高密度の形設ができなかっ
た。さらに、図７の従来例にみられる内層抵抗構造にお
いては、積層後のトリミングができないので、高精度抵
抗を得ることができないという問題があった。また、図
８の従来例のような埋込み抵抗もビア孔に抵抗体を埋設
しているので、上部電極導体ににより抵抗が遮蔽されて
いるので、前述と同様にトリミングが不可能である。上
述のいずれの抵抗構成乃至その形成方法でも、電流容量
が大きく、かつトリミングが可能な抵抗を高密度に形成
することができないので、セラミック多層基板による回
路形成上満足できるものは得られていなかった。
【０００９】
【課題を解決するための手段】この発明に係るセラミッ
ク多層基板に形設される抵抗素子は、所定位置の厚さ方
向に形成された充填型の抵抗体を有する少くとも１つの
第１のグリーンシートと充填型の抵抗体が形成されてい
ない第２のグリーンシートとを積層してなるセラミック
多層基板に形設される抵抗素子であって、第１のグリー
ンシートに形成された矩形穴に充填・形成された直方体
状の充填抵抗体と、この充填抵抗体が第１又は第２のグ
リーンシートの表面で接続され、充填抵抗体が多層基板
の電気回路の抵抗素子として機能するように配設された
電極導体とを有するものである。そして、充填抵抗体と
接続する電極導体が配設される第１及び第２のグリーン
シートの表面は、充填抵抗体の上部両端面側、下部両端
面側又は上部及び下部の各一端面側であるようになって
いる。
ク多層基板に形設される抵抗素子は、所定位置の厚さ方
向に形成された充填型の抵抗体を有する少くとも１つの
第１のグリーンシートと充填型の抵抗体が形成されてい
ない第２のグリーンシートとを積層してなるセラミック
多層基板に形設される抵抗素子であって、第１のグリー
ンシートに形成された矩形穴に充填・形成された直方体
状の充填抵抗体と、この充填抵抗体が第１又は第２のグ
リーンシートの表面で接続され、充填抵抗体が多層基板
の電気回路の抵抗素子として機能するように配設された
電極導体とを有するものである。そして、充填抵抗体と
接続する電極導体が配設される第１及び第２のグリーン
シートの表面は、充填抵抗体の上部両端面側、下部両端
面側又は上部及び下部の各一端面側であるようになって
いる。
【００１０】また、この発明に係るセラミック多層基板
に形設される抵抗素子の形成方法は、所定位置の厚さ方
向に形成された充填型の抵抗体を有する少くとも１つの
第１のグリーンシートと充填型の抵抗体が形成されてい
ない第２のグリーンシートとを積層してなるセラミック
多層基板に形設される抵抗素子の形成方法であって、第
１のグリーンシートの所定位置に形成した矩形穴に抵抗
ペーストを充填した後、焼成して直方体状の充填抵抗体
を形成し、この充填抵抗体の両端において前記第１及び
第２のグリーンシートの表面で接続する電極導体を形成
し、充填抵抗体を有する第１のグリーンシートと充填型
の抵抗体が形成されていない第２のグリーンシートとを
積層して、充填抵抗体を形設したセラミック多層基板を
形成した後、最上層に露出している充填抵抗体の表面側
の一部を矩形部幅方向、長手方向及び基板深さ方向にパ
ラメータをとりながら、充填抵抗体が所定の抵抗値を有
する抵抗素子として機能するようにレーザによりトリミ
ングするものである。そして、この形成方法において
も、充填抵抗体と接続する電極導体が配設される第１及
び第２のグリーンシートの表面は、充填抵抗体の上部両
端面側、下部両端面側又は上部及び下部の各一端面側の
いずれであってもよい。
に形設される抵抗素子の形成方法は、所定位置の厚さ方
向に形成された充填型の抵抗体を有する少くとも１つの
第１のグリーンシートと充填型の抵抗体が形成されてい
ない第２のグリーンシートとを積層してなるセラミック
多層基板に形設される抵抗素子の形成方法であって、第
１のグリーンシートの所定位置に形成した矩形穴に抵抗
ペーストを充填した後、焼成して直方体状の充填抵抗体
を形成し、この充填抵抗体の両端において前記第１及び
第２のグリーンシートの表面で接続する電極導体を形成
し、充填抵抗体を有する第１のグリーンシートと充填型
の抵抗体が形成されていない第２のグリーンシートとを
積層して、充填抵抗体を形設したセラミック多層基板を
形成した後、最上層に露出している充填抵抗体の表面側
の一部を矩形部幅方向、長手方向及び基板深さ方向にパ
ラメータをとりながら、充填抵抗体が所定の抵抗値を有
する抵抗素子として機能するようにレーザによりトリミ
ングするものである。そして、この形成方法において
も、充填抵抗体と接続する電極導体が配設される第１及
び第２のグリーンシートの表面は、充填抵抗体の上部両
端面側、下部両端面側又は上部及び下部の各一端面側の
いずれであってもよい。
【００１１】
【作用】この発明においては、セラミック多層基板を構
成する１つのグリーンシートに設けた矩形孔に抵抗ペー
ストを原料としてなる充填抵抗を形設して抵抗素子とす
るものであり、この素子を抵抗として回路に接続するた
めの電極導体をその上部あるいは下部の両端又は各一端
で接続するようにしているから、この電極導体をその上
下いずれかの同じ両端面、又は上下いずれかの異なる両
端面で接続することによって、積層後にこの電極導体が
最外層にある場合は勿論、内層にある場合でも充填抵抗
の一部を外側に露出させることが可能となる。従って、
この露出面を直接プロービングすることにより、レーザ
トリミングを行えるようになるので、充填抵抗の一部を
少しずつ切削してやれば、抵抗値を微調整することがで
きる。すなわち、このトリミングを矩形部幅方向、長手
方向及び基板厚さ方向にパラメータを取りながら行え
ば、抵抗体の立体的なトリミングが達成され、任意の抵
抗値を得ることができる。
成する１つのグリーンシートに設けた矩形孔に抵抗ペー
ストを原料としてなる充填抵抗を形設して抵抗素子とす
るものであり、この素子を抵抗として回路に接続するた
めの電極導体をその上部あるいは下部の両端又は各一端
で接続するようにしているから、この電極導体をその上
下いずれかの同じ両端面、又は上下いずれかの異なる両
端面で接続することによって、積層後にこの電極導体が
最外層にある場合は勿論、内層にある場合でも充填抵抗
の一部を外側に露出させることが可能となる。従って、
この露出面を直接プロービングすることにより、レーザ
トリミングを行えるようになるので、充填抵抗の一部を
少しずつ切削してやれば、抵抗値を微調整することがで
きる。すなわち、このトリミングを矩形部幅方向、長手
方向及び基板厚さ方向にパラメータを取りながら行え
ば、抵抗体の立体的なトリミングが達成され、任意の抵
抗値を得ることができる。
【００１２】
［実施例１］図１はセラミック多層基板を構成する一層
のセラミック基板にこの発明による抵抗素子を形成する
方法の一実施例を示す模式斜視図である。図１の上図、
中図及び下図について、その形成方法を説明する。ま
ず、図１の上図のように、無機物粉末と樹脂成分からな
る第１のグリーンシート１ａの所定位置に、パンチング
等によりビア孔２及び矩形孔１０を形成する。次いで、
ビア孔２にＡｕあるいはＡｇ粉末と有機ビヒクルからな
る導体ペーストを充填し、所定の焼成処理を行って、図
１の中図に示すように、ビア導体３ａを埋設する。ま
た、矩形孔１０にはＲｕ（ルテニウム）系抵抗ペースト
を充填し所定の抵抗値を有する直方体状の充填抵抗１１
を埋設する。さらに、図１の下図に示すように、中図の
状態のグリーンシート１ａの上面に、ＡｕあるいはＡｇ
粉末と有機ビヒクルからなる導体ペーストからなる電極
パターンを、その一つの端部が接続するようにスクリー
ン印刷等により充填抵抗１１の両端に形成し、同時に上
記の導体ペーストの電極パターンの他の端部が例えば複
数のビア導体３ａにも所定の態様で接続するような電極
導体５ａ、５ｂを形成する。この時、例えばグリーンシ
ート１ａの上面に所要の回路導体６ａも形成される。
のセラミック基板にこの発明による抵抗素子を形成する
方法の一実施例を示す模式斜視図である。図１の上図、
中図及び下図について、その形成方法を説明する。ま
ず、図１の上図のように、無機物粉末と樹脂成分からな
る第１のグリーンシート１ａの所定位置に、パンチング
等によりビア孔２及び矩形孔１０を形成する。次いで、
ビア孔２にＡｕあるいはＡｇ粉末と有機ビヒクルからな
る導体ペーストを充填し、所定の焼成処理を行って、図
１の中図に示すように、ビア導体３ａを埋設する。ま
た、矩形孔１０にはＲｕ（ルテニウム）系抵抗ペースト
を充填し所定の抵抗値を有する直方体状の充填抵抗１１
を埋設する。さらに、図１の下図に示すように、中図の
状態のグリーンシート１ａの上面に、ＡｕあるいはＡｇ
粉末と有機ビヒクルからなる導体ペーストからなる電極
パターンを、その一つの端部が接続するようにスクリー
ン印刷等により充填抵抗１１の両端に形成し、同時に上
記の導体ペーストの電極パターンの他の端部が例えば複
数のビア導体３ａにも所定の態様で接続するような電極
導体５ａ、５ｂを形成する。この時、例えばグリーンシ
ート１ａの上面に所要の回路導体６ａも形成される。
【００１３】図２はこの発明によるセラミック多層基板
に形設された抵抗素子の一実施例を示す模式断面図であ
る。図２の左図にみられるように、別の回路導体６ｂ及
びビア導体３ｂが前述と同様の方法で形成された第２の
グリーンシート１ｂ、１ｃ及び１ｄと図１の下図で示し
た充填抵抗１１付きのグリーンシート１ａとを積層した
後全体を焼成しすることにより、この発明による抵抗素
子を有するセラミック多層基板２１が得られる。このよ
うな構造からなる抵抗素子すなわち充填抵抗１１の構造
は、抵抗素子が露出されている表層側のセラミック基板
に設けられ、実質的にグリーンシート１ａに配設されて
いるので、表層抵抗構造ということができる。なお、図
１及び図２で示したＬは、充填抵抗１１の幅の狭い矩形
孔の長さの内の電極導体５ａ及び５ｂの各端部間の長さ
を示している。
に形設された抵抗素子の一実施例を示す模式断面図であ
る。図２の左図にみられるように、別の回路導体６ｂ及
びビア導体３ｂが前述と同様の方法で形成された第２の
グリーンシート１ｂ、１ｃ及び１ｄと図１の下図で示し
た充填抵抗１１付きのグリーンシート１ａとを積層した
後全体を焼成しすることにより、この発明による抵抗素
子を有するセラミック多層基板２１が得られる。このよ
うな構造からなる抵抗素子すなわち充填抵抗１１の構造
は、抵抗素子が露出されている表層側のセラミック基板
に設けられ、実質的にグリーンシート１ａに配設されて
いるので、表層抵抗構造ということができる。なお、図
１及び図２で示したＬは、充填抵抗１１の幅の狭い矩形
孔の長さの内の電極導体５ａ及び５ｂの各端部間の長さ
を示している。
【００１４】このようにして、この実施例で示される抵
抗素子を有するセラミック多層基板２１は、例えば回路
導体６ｃ及びビア導体３ｃが形成されたグリーンシート
１ｃと、さらに回路導体６ｄが形成されたグリーンシー
ト１ｄとを追加して積層することによって、ビア導体３
ａ、３ｂ及び３ｃを介して電極導体５ａが回路導体６
ｂ、６ｃ及び６ｄに電気的に接続され、例えばグリーン
シート１ｂに形設されている回路導体６ｅは別のビア導
体３ａを介して電極導体５ｂと接続されるようになって
いる。つまり、この場合、回路導体６ｅと回路導体６
ｂ、６ｃ及び６ｄとは電流容量の大きい抵抗素子すなわ
ち充填抵抗１１により、相互に接続された多機能性を備
えた回路構成が達成されている。なお、上述のグリーン
シート１ｃとグリーンシート１ｄは、充填抵抗１１が形
設されていないから、ここでは第２のグリーンシートの
範疇に入れている。そして、この取扱は以下の説明でも
同様である。
抗素子を有するセラミック多層基板２１は、例えば回路
導体６ｃ及びビア導体３ｃが形成されたグリーンシート
１ｃと、さらに回路導体６ｄが形成されたグリーンシー
ト１ｄとを追加して積層することによって、ビア導体３
ａ、３ｂ及び３ｃを介して電極導体５ａが回路導体６
ｂ、６ｃ及び６ｄに電気的に接続され、例えばグリーン
シート１ｂに形設されている回路導体６ｅは別のビア導
体３ａを介して電極導体５ｂと接続されるようになって
いる。つまり、この場合、回路導体６ｅと回路導体６
ｂ、６ｃ及び６ｄとは電流容量の大きい抵抗素子すなわ
ち充填抵抗１１により、相互に接続された多機能性を備
えた回路構成が達成されている。なお、上述のグリーン
シート１ｃとグリーンシート１ｄは、充填抵抗１１が形
設されていないから、ここでは第２のグリーンシートの
範疇に入れている。そして、この取扱は以下の説明でも
同様である。
【００１５】［実施例２］図３はこの発明による抵抗素
子の他の実施例を示す模式断面図である。図３の左図に
みられるように、例えば回路導体６ａ、６ｂ及び充填抵
抗１２が前述と同様の方法で形成されたグリーンシート
１ａと、充填抵抗１１とその両端で接続する電極導体５
ａ及び５ｂとビア導体３ｂが形成されたグリーンシート
１ｂと、このビア導体３ｂと接続する互いに別の回路導
体６ｃ及びビア導体３ｃを有するグリーンシート１ｃ
と、回路導体６ｄを有するグリーンシート１ｄとを図の
ように積層した後全体を焼成することにより、この発明
による抵抗素子を有するセラミック多層基板２２が得ら
れる。このような構造からなる抵抗素子すなわち充填抵
抗１１は、抵抗素子が一見表層側に露出されているが、
充填抵抗１２は実質的にグリーンシート１ａに配設され
ているものの、実効的には電極導体５ａ、５ｂ及びビア
導体３ｂが形成されたグリーンシート１ｂ上に抵抗機能
が存在するから、内層抵抗構造の抵抗素子が形設された
セラミック多層基板の抵抗構造となる。
子の他の実施例を示す模式断面図である。図３の左図に
みられるように、例えば回路導体６ａ、６ｂ及び充填抵
抗１２が前述と同様の方法で形成されたグリーンシート
１ａと、充填抵抗１１とその両端で接続する電極導体５
ａ及び５ｂとビア導体３ｂが形成されたグリーンシート
１ｂと、このビア導体３ｂと接続する互いに別の回路導
体６ｃ及びビア導体３ｃを有するグリーンシート１ｃ
と、回路導体６ｄを有するグリーンシート１ｄとを図の
ように積層した後全体を焼成することにより、この発明
による抵抗素子を有するセラミック多層基板２２が得ら
れる。このような構造からなる抵抗素子すなわち充填抵
抗１１は、抵抗素子が一見表層側に露出されているが、
充填抵抗１２は実質的にグリーンシート１ａに配設され
ているものの、実効的には電極導体５ａ、５ｂ及びビア
導体３ｂが形成されたグリーンシート１ｂ上に抵抗機能
が存在するから、内層抵抗構造の抵抗素子が形設された
セラミック多層基板の抵抗構造となる。
【００１６】［実施例３］図４はこの発明による抵抗素
子の別の実施例を示す模式断面図である。図４の左図に
みられるように、例えば充填抵抗１３と電極導体５ａと
回路導体６ａ、６ｂ及びビア導体３ａとが前述と同様の
方法で形成されたグリーンシート１ａと、充填抵抗１３
とその一端で接続する電極導体５ｂとビア導体３ｂと回
路導体６ｂとが形成されたグリーンシート１ｂと、回路
導体６ｃとビア導体３ｃを有するグリーンシート１ｃ
と、回路導体６ｄを有するグリーンシート１ｄとを図の
ように積層した後全体を焼成することにより、この発明
による抵抗素子を有するセラミック多層基板２３が得ら
れる。このようにして、充填抵抗１３とその両端で接続
する電極導体５ａ及び電極導体５ｂとを、それぞれ表層
（第１層）及び内層（第２層）に有するセラミック多層
基板が得られる。
子の別の実施例を示す模式断面図である。図４の左図に
みられるように、例えば充填抵抗１３と電極導体５ａと
回路導体６ａ、６ｂ及びビア導体３ａとが前述と同様の
方法で形成されたグリーンシート１ａと、充填抵抗１３
とその一端で接続する電極導体５ｂとビア導体３ｂと回
路導体６ｂとが形成されたグリーンシート１ｂと、回路
導体６ｃとビア導体３ｃを有するグリーンシート１ｃ
と、回路導体６ｄを有するグリーンシート１ｄとを図の
ように積層した後全体を焼成することにより、この発明
による抵抗素子を有するセラミック多層基板２３が得ら
れる。このようにして、充填抵抗１３とその両端で接続
する電極導体５ａ及び電極導体５ｂとを、それぞれ表層
（第１層）及び内層（第２層）に有するセラミック多層
基板が得られる。
【００１７】以上の３つの実施例で説明した充填抵抗１
１、１２及び１３において、前述のような電極導体５
ａ，５ｂの各端部間の距離をＬとし、グリーンシート１
ａの厚みをＷ、矩形孔の幅をＴ、用いた抵抗ペーストの
比抵抗をρとすると、充填抵抗の抵抗値は、 Ｒ＝（ρ・Ｌ）／（Ｗ・Ｔ） で表される。そして、次にのべるようなレーザトリミン
グによる抵抗値の微調整においては、この式を用いて抵
抗値の目安が得られるばかりでなく、この式に基づく計
算式を用いて、ＬやＷ等のパラメータを考慮しながら、
後述のトリミングの自動制御が実施される。
１、１２及び１３において、前述のような電極導体５
ａ，５ｂの各端部間の距離をＬとし、グリーンシート１
ａの厚みをＷ、矩形孔の幅をＴ、用いた抵抗ペーストの
比抵抗をρとすると、充填抵抗の抵抗値は、 Ｒ＝（ρ・Ｌ）／（Ｗ・Ｔ） で表される。そして、次にのべるようなレーザトリミン
グによる抵抗値の微調整においては、この式を用いて抵
抗値の目安が得られるばかりでなく、この式に基づく計
算式を用いて、ＬやＷ等のパラメータを考慮しながら、
後述のトリミングの自動制御が実施される。
【００１８】［実施例４］図２、図３及び図４のいずれ
も右図はこの発明によるそれぞれ充填抵抗１１、１２及
び１３のトリミングの有様を説明する模式断面図であ
る。図から明らかなように、いずれの場合も充填抵抗１
１、１２及び１３の表面は露出されているので、この最
上面に露出した面に対して、市販のレーザトリミング装
置によって、充填抵抗の上部の一部をレーザビーム９照
射することにより切削し、レーザトリミングが実施され
る。ここで、この発明により形成された充填抵抗は上面
が矩形状の直方体であるから、立体的なトリミングを行
う必要がある。従って、その自動制御には、矩形部幅方
向Ｔｔ、長手方向Ｌｔ及び基板深さ方向Ｗｔをパラメー
タにとり、かつ常時抵抗値のチェックを行いながら切削
を行い、微調整を含む抵抗値の調整を行うようになって
いる。なお、ここでｔは時間である。
も右図はこの発明によるそれぞれ充填抵抗１１、１２及
び１３のトリミングの有様を説明する模式断面図であ
る。図から明らかなように、いずれの場合も充填抵抗１
１、１２及び１３の表面は露出されているので、この最
上面に露出した面に対して、市販のレーザトリミング装
置によって、充填抵抗の上部の一部をレーザビーム９照
射することにより切削し、レーザトリミングが実施され
る。ここで、この発明により形成された充填抵抗は上面
が矩形状の直方体であるから、立体的なトリミングを行
う必要がある。従って、その自動制御には、矩形部幅方
向Ｔｔ、長手方向Ｌｔ及び基板深さ方向Ｗｔをパラメー
タにとり、かつ常時抵抗値のチェックを行いながら切削
を行い、微調整を含む抵抗値の調整を行うようになって
いる。なお、ここでｔは時間である。
【００１９】上記のような充填抵抗は矩形孔の幅Ｔを小
さくした直方体の抵抗体として考えれば、この幅を従来
の膜型抵抗の厚みとみなして抵抗設計をすることができ
る。すなわちＴ（厚み）を小さくし、Ｗ・Ｌ（面積）を
適宜なものとして形成すれば、従来の膜型抵抗と同様な
取扱が可能となる。すなわち、従来型の厚膜抵抗におい
て、例えば要求される抵抗の値をＲｒ、その消費電力を
Ｐｒ、膜厚１５μｍの時のシート抵抗をρｓ、膜厚１５
μｍの時の電力容量をｐとすると、Ｒｒ＝４ｋΩ、Ｐｒ
＝１００ｍＷの抵抗をρｓ＝５ｋΩ、ｐ＝５０ｍＷの抵
抗ペーストを用いて設計する場合、従来では、必要面積
Ｓ＝Ｐｒ／ｐ＝１００／５０＝２ｍｍ２となり、Ｗ・Ｌ
≧２及びＲｒ≦ρｓ・Ｌ／Ｗを満たすＷ、Ｌを求めるこ
とが必要になる。すなわち、例えばＷ＝１．６ｍｍとす
ればＬ＝１．３ｍｍになる。
さくした直方体の抵抗体として考えれば、この幅を従来
の膜型抵抗の厚みとみなして抵抗設計をすることができ
る。すなわちＴ（厚み）を小さくし、Ｗ・Ｌ（面積）を
適宜なものとして形成すれば、従来の膜型抵抗と同様な
取扱が可能となる。すなわち、従来型の厚膜抵抗におい
て、例えば要求される抵抗の値をＲｒ、その消費電力を
Ｐｒ、膜厚１５μｍの時のシート抵抗をρｓ、膜厚１５
μｍの時の電力容量をｐとすると、Ｒｒ＝４ｋΩ、Ｐｒ
＝１００ｍＷの抵抗をρｓ＝５ｋΩ、ｐ＝５０ｍＷの抵
抗ペーストを用いて設計する場合、従来では、必要面積
Ｓ＝Ｐｒ／ｐ＝１００／５０＝２ｍｍ２となり、Ｗ・Ｌ
≧２及びＲｒ≦ρｓ・Ｌ／Ｗを満たすＷ、Ｌを求めるこ
とが必要になる。すなわち、例えばＷ＝１．６ｍｍとす
ればＬ＝１．３ｍｍになる。
【００２０】これに対し、この発明のような薄い直方体
の抵抗では、矩形孔幅を２００μｍとすれば、前記と同
様な抵抗ペーストを使用すると、 ρｓ＝５・１５／２００＝３７５Ω ｐ＝５０・２００／１５＝６６６．７ｍＷ が得られ、必要面積Ｓ＝Ｐｒ／ｐ＝１００／６６６．７
＝０．１５ｍｍ２となり、Ｗ・Ｌ≧０．１５及びＲｒ≦
ρｓ・Ｌ／Ｗを満たすＷ、Ｌを求めることが必要にな
る。すなわち、例えばグリーンシート厚がＷ＝０．１ｍ
ｍの場合、Ｌ＝１．５ｍｍにすればよい。
の抵抗では、矩形孔幅を２００μｍとすれば、前記と同
様な抵抗ペーストを使用すると、 ρｓ＝５・１５／２００＝３７５Ω ｐ＝５０・２００／１５＝６６６．７ｍＷ が得られ、必要面積Ｓ＝Ｐｒ／ｐ＝１００／６６６．７
＝０．１５ｍｍ２となり、Ｗ・Ｌ≧０．１５及びＲｒ≦
ρｓ・Ｌ／Ｗを満たすＷ、Ｌを求めることが必要にな
る。すなわち、例えばグリーンシート厚がＷ＝０．１ｍ
ｍの場合、Ｌ＝１．５ｍｍにすればよい。
【００２１】以上数値例を挙げて説明したように、同じ
仕様の抵抗をセラミック多層基板に形設するに当って、
この発明の構造では、従来構造の必要面積より大幅に縮
小可能（前述の場合、２ｍｍ２→０．１５ｍｍ２）にな
る利点が得られる。すなわち、電流容量の大きな抵抗で
も従来より高密度で形成でき、しかも上層に露出した充
填抵抗構造としたため、これに接続する電極導体が内層
にある場合でも、抵抗体に直接プロービングすることに
より、充填抵抗の一部をレーザトリミング装置を用いて
矩形部幅方向、長手方向及び基板深さ方向にパラメータ
をとりながら切削することができるようになる。従っ
て、セラミック多層基板を形成した後であっても、抵抗
値の微調整を行うトリミングが容易に実施できるように
なる。
仕様の抵抗をセラミック多層基板に形設するに当って、
この発明の構造では、従来構造の必要面積より大幅に縮
小可能（前述の場合、２ｍｍ２→０．１５ｍｍ２）にな
る利点が得られる。すなわち、電流容量の大きな抵抗で
も従来より高密度で形成でき、しかも上層に露出した充
填抵抗構造としたため、これに接続する電極導体が内層
にある場合でも、抵抗体に直接プロービングすることに
より、充填抵抗の一部をレーザトリミング装置を用いて
矩形部幅方向、長手方向及び基板深さ方向にパラメータ
をとりながら切削することができるようになる。従っ
て、セラミック多層基板を形成した後であっても、抵抗
値の微調整を行うトリミングが容易に実施できるように
なる。
【００２２】
【発明の効果】以上のようにこの発明によれば、グリー
ンシートに設けた矩形孔に直方体の充填抵抗を形設し、
この充填抵抗の上部あるいは下部の両端あるいは一端に
電極導体を接続させて抵抗体として機能するようなセラ
ミック多層多層基板の抵抗素子の構造としたから、矩形
孔の幅を従来の膜型抵抗の厚みに相当するものとして設
計することができるような構成になし得た。従って、同
じ仕様の従来型抵抗より、矩形孔の幅を小さくする構造
によって必要面積を大幅に縮小することが可能となり、
抵抗素子を高密度に組込むことができるようになった。
また、この発明による抵抗素子の形成方法によれば、上
記のようなセラミック多層基板の上層に露出する充填抵
抗構造としたため、これに接続する電極導体が内層にあ
る場合でも、抵抗体に直接プロービングすることが可能
になった。従って、充填抵抗の一部をレーザトリミング
装置を用いて矩形部幅方向、長手方向及び基板深さ方向
にパラメータをとりながら切削することができるように
なり、セラミック多層基板を形成した後であっても、抵
抗値の微調整を行うトリミングが容易に実施できるよう
になる効果が得られる。
ンシートに設けた矩形孔に直方体の充填抵抗を形設し、
この充填抵抗の上部あるいは下部の両端あるいは一端に
電極導体を接続させて抵抗体として機能するようなセラ
ミック多層多層基板の抵抗素子の構造としたから、矩形
孔の幅を従来の膜型抵抗の厚みに相当するものとして設
計することができるような構成になし得た。従って、同
じ仕様の従来型抵抗より、矩形孔の幅を小さくする構造
によって必要面積を大幅に縮小することが可能となり、
抵抗素子を高密度に組込むことができるようになった。
また、この発明による抵抗素子の形成方法によれば、上
記のようなセラミック多層基板の上層に露出する充填抵
抗構造としたため、これに接続する電極導体が内層にあ
る場合でも、抵抗体に直接プロービングすることが可能
になった。従って、充填抵抗の一部をレーザトリミング
装置を用いて矩形部幅方向、長手方向及び基板深さ方向
にパラメータをとりながら切削することができるように
なり、セラミック多層基板を形成した後であっても、抵
抗値の微調整を行うトリミングが容易に実施できるよう
になる効果が得られる。
【図１】この発明による抵抗素子を形成する方法の一実
施例を示す模式斜視図である。
施例を示す模式斜視図である。
【図２】この発明による抵抗素子の一実施例とそのトリ
ミングの有様とを示す模式断面図である。
ミングの有様とを示す模式断面図である。
【図３】この発明による抵抗素子の他の実施例とそのト
リミングの有様とを示す模式断面図である。
リミングの有様とを示す模式断面図である。
【図４】この発明による抵抗素子の別の実施例とそのト
リミングの有様とを示す模式断面図である。
リミングの有様とを示す模式断面図である。
【図５】従来の１つのタイプの抵抗素子を形成する手順
を示す模式斜視図である。
を示す模式斜視図である。
【図６】図５の抵抗構造を有するセラミック多層基板の
要部構造とトリミングの有様とを示す模式断面図であ
る。
要部構造とトリミングの有様とを示す模式断面図であ
る。
【図７】従来の他のタイプの抵抗構造を有するセラミッ
ク多層基板の要部構造とトリミングの有様とを説明する
模式断面図である。
ク多層基板の要部構造とトリミングの有様とを説明する
模式断面図である。
【図８】従来の別のタイプの抵抗構造を有するセラミッ
ク多層基板の要部構造と抵抗体のトリミングの有様とを
説明する模式断面図である。
ク多層基板の要部構造と抵抗体のトリミングの有様とを
説明する模式断面図である。
１ａ、１ｂ、１ｃ、１ｄ グリーンシート ２ ビア孔 ３ａ、３ｂ、３ｃ ビア導体 ４ 矩形状抵抗 ５ａ、５ｂ 電極導体 ６ａ、６ｂ、６ｃ、６ｄ 回路導体 ７ 埋込み抵抗 ８ａ 上部電極導体 ８ｂ 下部電極導体 ９ レーザビーム １０ 矩形孔 １１、１２、１３ 充填抵抗 ２１、２２、２３ セラミック多層基板 ３１、３２、３３ セラミック多層基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/16 Ｃ 7726−4Ｅ 1/18 Ｍ 8718−4Ｅ
Claims (4)
- 【請求項１】 所定位置の厚さ方向に形成された充填型
の抵抗体を有する少くとも１つの第１のグリーンシート
と前記充填型の抵抗体が形成されていない第２のグリー
ンシートとを積層してなるセラミック多層基板に形設さ
れる抵抗素子であって、 前記第１のグリーンシートに形成された矩形穴に充填・
形成された直方体状の充填抵抗体と、 この充填抵抗体が前記第１又は第２のグリーンシートの
表面で接続され、前記充填抵抗体が多層基板の電気回路
の抵抗素子として機能するように配設された電極導体と
を有することを特徴とするセラミック多層基板に形設さ
れる抵抗素子。 - 【請求項２】 前記充填抵抗体と接続する前記電極導体
が配設される前記第１及び第２のグリーンシートの前記
表面は、前記充填抵抗体の上部両端面側、下部両端面側
又は上部及び下部の各一端面側であることを特徴とする
請求項１記載のセラミック多層基板に形設される抵抗素
子。 - 【請求項３】 所定位置の厚さ方向に形成された充填型
の抵抗体を有する少くとも１つの第１のグリーンシート
と前記充填型の抵抗体が形成されていない第２のグリー
ンシートとを積層してなるセラミック多層基板に形設さ
れる抵抗素子の形成方法であって、 前記第１のグリーンシートの所定位置に形成した矩形穴
に抵抗ペーストを充填した後、焼成して直方体状の充填
抵抗体を形成し、 この充填抵抗体の両端において前記第１及び第２のグリ
ーンシートの表面で接続する電極導体を形成し、 前記充填抵抗体を有する前記第１のグリーンシートと前
記充填型の抵抗体が形成されていない第２のグリーンシ
ートとを積層して、前記充填抵抗体を形設したセラミッ
ク多層基板を形成した後、 最上層に露出している前記充填抵抗体の表面側の一部を
矩形部幅方向、長手方向及び基板深さ方向にパラメータ
をとりながら、前記充填抵抗体が所定の抵抗値を有する
抵抗素子として機能するようにトリミングすることを特
徴とするセラミック多層基板に形設される抵抗素子の形
成方法。 - 【請求項４】 前記充填抵抗体と接続する前記電極導体
が配設される前記第１及び第２のグリーンシートの前記
表面は、前記充填抵抗体の上部両端面側、下部両端面側
又は上部及び下部の各一端面側であることを特徴とする
請求項３記載のセラミック多層基板に形設される抵抗素
子の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6163644A JPH0832241A (ja) | 1994-07-15 | 1994-07-15 | セラミック多層基板に形設される抵抗素子及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6163644A JPH0832241A (ja) | 1994-07-15 | 1994-07-15 | セラミック多層基板に形設される抵抗素子及びその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832241A true JPH0832241A (ja) | 1996-02-02 |
Family
ID=15777872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6163644A Pending JPH0832241A (ja) | 1994-07-15 | 1994-07-15 | セラミック多層基板に形設される抵抗素子及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832241A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334601B1 (ko) * | 1999-11-17 | 2002-05-03 | 배영하 | 저항을 기판에 매립 형성한 인쇄회로기판 및 그의 제조방법 |
| WO2021185515A1 (de) * | 2020-03-17 | 2021-09-23 | Tdk Electronics Ag | Verfahren zur feinstrukturierung von metallhaltigen schichten und keramisches vielschichtbauteil |
| CN113702446A (zh) * | 2021-09-03 | 2021-11-26 | 松山湖材料实验室 | 一种陶瓷基板通孔微电阻测试方法 |
-
1994
- 1994-07-15 JP JP6163644A patent/JPH0832241A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334601B1 (ko) * | 1999-11-17 | 2002-05-03 | 배영하 | 저항을 기판에 매립 형성한 인쇄회로기판 및 그의 제조방법 |
| WO2021185515A1 (de) * | 2020-03-17 | 2021-09-23 | Tdk Electronics Ag | Verfahren zur feinstrukturierung von metallhaltigen schichten und keramisches vielschichtbauteil |
| CN113702446A (zh) * | 2021-09-03 | 2021-11-26 | 松山湖材料实验室 | 一种陶瓷基板通孔微电阻测试方法 |
| CN113702446B (zh) * | 2021-09-03 | 2023-11-03 | 松山湖材料实验室 | 一种陶瓷基板通孔微电阻测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5182448B2 (ja) | 部品内蔵基板 | |
| CN104160459A (zh) | 基板内置用芯片电阻器及其制造方法 | |
| JPH08228064A (ja) | プリント回路基板 | |
| KR101046138B1 (ko) | 다층 배선판 및 그 제조방법 | |
| JP3425711B2 (ja) | 積層電子部品の製造方法 | |
| JP3227648B2 (ja) | 多層回路基板及びその製造方法 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPH113836A (ja) | 積層電子部品 | |
| JP2004134559A (ja) | チップ型電子部品およびその製造方法 | |
| JPH0680964B2 (ja) | ストリップラインを有する回路装置 | |
| JP2006120738A (ja) | セラミック多層基板およびその製造方法 | |
| JPH0738217A (ja) | セラミック基板 | |
| JPH11111551A (ja) | 積層型電子部品の製造方法 | |
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
| EP1414280A2 (en) | The multilayer electronic substrate and its method of manufacturing | |
| JP2003234579A (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 | |
| JPH07221458A (ja) | 多層プリント配線板 | |
| JPH0225088A (ja) | 多層厚膜混成集積回路装置 | |
| JPH10284837A (ja) | 多層プリント配線板の製造方法 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPH08186382A (ja) | 積層電子部品 | |
| JPH09326560A (ja) | 多層セラミック回路基板及びその製造方法 | |
| JPH02229462A (ja) | 積層混成集積回路部品の構造 | |
| JPH02271596A (ja) | 多層ハイブリッド回路の製造方法 |