JPH0325101B2 - - Google Patents
Info
- Publication number
- JPH0325101B2 JPH0325101B2 JP59204731A JP20473184A JPH0325101B2 JP H0325101 B2 JPH0325101 B2 JP H0325101B2 JP 59204731 A JP59204731 A JP 59204731A JP 20473184 A JP20473184 A JP 20473184A JP H0325101 B2 JPH0325101 B2 JP H0325101B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- code
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はデジタルデータ伝送に用いられる受信
機の同期方式に関する。
機の同期方式に関する。
(ロ) 従来の技術
従来、送信機から送られてくるデジタル信号と
受信機のクロツク信号の同期を採るに際し、例え
ば特開昭58−223944号のように両信号間の位相の
ずれの方向と大きさを検出して、適当な補正を掛
ける方式や、位相ずれの方向のみを検出して一定
量の補正を適当な方向にかける方式がある。
受信機のクロツク信号の同期を採るに際し、例え
ば特開昭58−223944号のように両信号間の位相の
ずれの方向と大きさを検出して、適当な補正を掛
ける方式や、位相ずれの方向のみを検出して一定
量の補正を適当な方向にかける方式がある。
(ハ) 発明が解決しようとする問題点
然し乍ら、前者の位相ずれの方向と大きさを検
出して適当な補正をかける方式では回路規模が非
常に大きくなり発振回路の安定性がある程度確保
されているシステムの場合初期同期の速やかさを
除けば後者に対して、極端に優れている点はない
と考えられる。すなわち回路規模が大きい割に大
した性能は得られないのである。
出して適当な補正をかける方式では回路規模が非
常に大きくなり発振回路の安定性がある程度確保
されているシステムの場合初期同期の速やかさを
除けば後者に対して、極端に優れている点はない
と考えられる。すなわち回路規模が大きい割に大
した性能は得られないのである。
一方、位相のずれの方向のみを検出する方式で
は、回路構成は簡単になるが同期の安定性を考え
た場合、補正量を大きくとる事はできない。この
ため受信機での受信開始時に大きく位相がずれて
いると、初期同期が採れるまでに非常に時間が掛
り伝送効率が悪くなると云う問題があつた。
は、回路構成は簡単になるが同期の安定性を考え
た場合、補正量を大きくとる事はできない。この
ため受信機での受信開始時に大きく位相がずれて
いると、初期同期が採れるまでに非常に時間が掛
り伝送効率が悪くなると云う問題があつた。
(ニ) 問題点を解決するための手段
本発明は周期的な符号規則を有した符号を用い
てデータ伝送を行い、受信側には、クロツク発生
回路と、このクロツク発生回路からのクロツク信
号及び送信側からのデータ信号によつてデータ信
号内の符号違反を検出する符号違反検出回路と、
を設け受信開始時この符号違反検出回路で符号違
反が検出されたとき上記クロツク発生回路のクロ
ツク信号発生状態を変化させる。
てデータ伝送を行い、受信側には、クロツク発生
回路と、このクロツク発生回路からのクロツク信
号及び送信側からのデータ信号によつてデータ信
号内の符号違反を検出する符号違反検出回路と、
を設け受信開始時この符号違反検出回路で符号違
反が検出されたとき上記クロツク発生回路のクロ
ツク信号発生状態を変化させる。
(ホ) 作 用
受信開始時、符号違反検出回路で符号違反が検
出されたときクロツク発生回路のクロツク信号発
生状態を変化させているので新たな初期同期回路
を用いることなく初期同期が行なえる。
出されたときクロツク発生回路のクロツク信号発
生状態を変化させているので新たな初期同期回路
を用いることなく初期同期が行なえる。
(ヘ) 実施例
第１図は本発明クロツク同期方式に用いられる
受信機の要部概略図であつて、１は周期的な符号
規則を有した符号例えばバーフエイズ符号を用い
て送られてくるデータ信号Ｄを受信々号として受
ける符号規則違反検出回路、２はこの符号規則違
反検出回路１からの出力によりクロツク信号の発
生周期を大きく変化させるクロツク発生回路であ
つて、その出力は上記符号違反検出回路１へ与え
られている。３は上記データ信号とクロツク信号
の位相を比較して、これ等の信号が同期するよう
クロツク発生回路２のクロツク同期を微調整する
位相比較回路である。
受信機の要部概略図であつて、１は周期的な符号
規則を有した符号例えばバーフエイズ符号を用い
て送られてくるデータ信号Ｄを受信々号として受
ける符号規則違反検出回路、２はこの符号規則違
反検出回路１からの出力によりクロツク信号の発
生周期を大きく変化させるクロツク発生回路であ
つて、その出力は上記符号違反検出回路１へ与え
られている。３は上記データ信号とクロツク信号
の位相を比較して、これ等の信号が同期するよう
クロツク発生回路２のクロツク同期を微調整する
位相比較回路である。
第２図に上記バーフエイズ符号によるデータ信
号Ｄの波形を示し、このバーフエイズ符号では各
ビツト期間端部で信号の“Ｈ”、“Ｌ”の変化があ
り、さらにφを表わすビツト期間では信号レベル
の変化が無く、１を表わすビツト期間中央部では
“Ｈ”、“Ｌ”の信号レベルの変化がある。このた
め、通常、各ビツト期間の前半部の値を検出する
クロツクφ1と各ビツト区間の後半部の値を検出
するタイミングを与えるクロツクφ2によつて各
ビツト区間の前半の値と後半の値を比較してデー
タを読み取る方式が採られる。
号Ｄの波形を示し、このバーフエイズ符号では各
ビツト期間端部で信号の“Ｈ”、“Ｌ”の変化があ
り、さらにφを表わすビツト期間では信号レベル
の変化が無く、１を表わすビツト期間中央部では
“Ｈ”、“Ｌ”の信号レベルの変化がある。このた
め、通常、各ビツト期間の前半部の値を検出する
クロツクφ1と各ビツト区間の後半部の値を検出
するタイミングを与えるクロツクφ2によつて各
ビツト区間の前半の値と後半の値を比較してデー
タを読み取る方式が採られる。
こうしたデータ伝送方式において第３図のよう
にデータ信号Ｄとクロツク信号φ1，φ2の同期が
採られているときはφ2時のデータ信号Ｄの検出
値と次のφ1時のデータ信号Ｄの検出値は必ず異
なる。これに対し、全てφのデータが送られてい
るとき、このデータ信号Ｄとクロツク信号φ1，
φ2の位相が大きくずれた場合、第４図の如く、
φ2時のデータ信号Ｄの検出値と次のφ1時のデー
タ信号Ｄの検出値は同じになる。本発明ではこう
した原理を用いて、データ信号受信初期時の同期
を採る。
にデータ信号Ｄとクロツク信号φ1，φ2の同期が
採られているときはφ2時のデータ信号Ｄの検出
値と次のφ1時のデータ信号Ｄの検出値は必ず異
なる。これに対し、全てφのデータが送られてい
るとき、このデータ信号Ｄとクロツク信号φ1，
φ2の位相が大きくずれた場合、第４図の如く、
φ2時のデータ信号Ｄの検出値と次のφ1時のデー
タ信号Ｄの検出値は同じになる。本発明ではこう
した原理を用いて、データ信号受信初期時の同期
を採る。
第５図は上記第１図の詳細回路図であつて、上
記原理によつて初期同期を採るよう構成されてい
る。また同図において、第１図と同一部分には同
一符号が符してある。同図において４，５はデー
タ信号Ｄをドライブ端子Ｄに受けるフリツプフロ
ツプ回路、６はこれ等のフリツプフロツプ回路
４，５のＱ出力の排他的論理和を採るゲート、７
はこのゲート６出力をドライブ端子Ｄで受けるフ
リツプフロツプ回路、８は基本クロツク発生回路
を内蔵した可変分周器を示しCA入力端子に信号
が与えられているとき15分周、CB入力端子に信
号が与えられているとき17分周、CC入力端子に
信号が与えられているときCA，CB入力端子への
信号に拘らず24分周を行う。尚、この可変分周器
８に使用される基本クロツクは16パルス時間が伝
送されてくる伝送データＤの１ビツト期間長に略
対応するよう設定されている。また、上記CC入
力端子には上記フリツプフロツプ回路７の出力
が与えられている。９は上記分周器８の出力をデ
コードするデコーダであつて、上記分周器８の出
力値が夫々４、８、12、14に対応して夫々信号
φ2、φb、φ1、φaが出力されておりこのφ1、φ2、
φaは夫々フリツプフロツプ回路５，４，７のク
ロツク端子（CLK）に与えられる。また、この
φ1、φ2はバイフエーズ符号より成る伝送データ
信号Ｄを復号するために用いられる。また位相比
較回路３はデータ信号Ｄと上記デコーダ９からの
信号φ2、φbを受け、φ2タイミング時のデータ信
号Ｄの値とφbタイミング時のデータ信号Ｄの値
を比較して異つているとき上記可変分周器８の
CA端子へ信号を与え、異つていないとき、上記
可変分周器８のCB端子へ信号を与える。
記原理によつて初期同期を採るよう構成されてい
る。また同図において、第１図と同一部分には同
一符号が符してある。同図において４，５はデー
タ信号Ｄをドライブ端子Ｄに受けるフリツプフロ
ツプ回路、６はこれ等のフリツプフロツプ回路
４，５のＱ出力の排他的論理和を採るゲート、７
はこのゲート６出力をドライブ端子Ｄで受けるフ
リツプフロツプ回路、８は基本クロツク発生回路
を内蔵した可変分周器を示しCA入力端子に信号
が与えられているとき15分周、CB入力端子に信
号が与えられているとき17分周、CC入力端子に
信号が与えられているときCA，CB入力端子への
信号に拘らず24分周を行う。尚、この可変分周器
８に使用される基本クロツクは16パルス時間が伝
送されてくる伝送データＤの１ビツト期間長に略
対応するよう設定されている。また、上記CC入
力端子には上記フリツプフロツプ回路７の出力
が与えられている。９は上記分周器８の出力をデ
コードするデコーダであつて、上記分周器８の出
力値が夫々４、８、12、14に対応して夫々信号
φ2、φb、φ1、φaが出力されておりこのφ1、φ2、
φaは夫々フリツプフロツプ回路５，４，７のク
ロツク端子（CLK）に与えられる。また、この
φ1、φ2はバイフエーズ符号より成る伝送データ
信号Ｄを復号するために用いられる。また位相比
較回路３はデータ信号Ｄと上記デコーダ９からの
信号φ2、φbを受け、φ2タイミング時のデータ信
号Ｄの値とφbタイミング時のデータ信号Ｄの値
を比較して異つているとき上記可変分周器８の
CA端子へ信号を与え、異つていないとき、上記
可変分周器８のCB端子へ信号を与える。
こうした構成の回路において、データ伝送開始
時０＼を表わすデータ信号Ｄが連続的に送られてく
る。このとき、第６図のように、このデータ信号
Ｄと復号用の信号φ1，φ2の位相がずれていて、
データ信号Ｄの各ビツトの前半にφ2のタイミン
グがあり、各ビツトの後半にφ1のタイミングが
あるとすると、フリツプ・フロツプ回路５，４に
より検出されるタイミングφ2のときのデータ信
号Ｄの値と次のタイミングφ1のときのデータ信
号Ｄの値は等しく、ゲート６からフリツプフロツ
プ回路７に“Ｌ”信号が与えられる。可変分周器
８が14カウントをしたときデコーダ９からφaが
このフリツプフロツプ回路７のクロツク端子
（CLK）に与えられるため、このフリツプフロツ
プ回路７の出力は“Ｈ”となつて可変分周器８
のCC入力端子に“Ｈ”信号が与えられる。これ
に応じてこの分周器８は24分周状態になり、次の
φ2の発生が１／２周期遅らされる。これにより、
信号φ1，φ2が夫々各ビツト期間の前半及び後半
に対応したタイミングになる。その後φ2と次の
φ1の間にビツト端が存在するため、φ2とこのφ2
の次のφ1のタイミングにおいてデータ信号Ｄの
値が異なり、ゲート６で排他的論理和が採れるよ
うになる。このため、上記φ1に続くφaのタイミ
ングでフリツプフロツプ回路７の出力は“Ｌ”
となつて、可変分周器８の分周出力は位相比較回
路３の出力によつて制御される。
時０＼を表わすデータ信号Ｄが連続的に送られてく
る。このとき、第６図のように、このデータ信号
Ｄと復号用の信号φ1，φ2の位相がずれていて、
データ信号Ｄの各ビツトの前半にφ2のタイミン
グがあり、各ビツトの後半にφ1のタイミングが
あるとすると、フリツプ・フロツプ回路５，４に
より検出されるタイミングφ2のときのデータ信
号Ｄの値と次のタイミングφ1のときのデータ信
号Ｄの値は等しく、ゲート６からフリツプフロツ
プ回路７に“Ｌ”信号が与えられる。可変分周器
８が14カウントをしたときデコーダ９からφaが
このフリツプフロツプ回路７のクロツク端子
（CLK）に与えられるため、このフリツプフロツ
プ回路７の出力は“Ｈ”となつて可変分周器８
のCC入力端子に“Ｈ”信号が与えられる。これ
に応じてこの分周器８は24分周状態になり、次の
φ2の発生が１／２周期遅らされる。これにより、
信号φ1，φ2が夫々各ビツト期間の前半及び後半
に対応したタイミングになる。その後φ2と次の
φ1の間にビツト端が存在するため、φ2とこのφ2
の次のφ1のタイミングにおいてデータ信号Ｄの
値が異なり、ゲート６で排他的論理和が採れるよ
うになる。このため、上記φ1に続くφaのタイミ
ングでフリツプフロツプ回路７の出力は“Ｌ”
となつて、可変分周器８の分周出力は位相比較回
路３の出力によつて制御される。
即ち、位相比較回路３はφ2のタイミングにお
けるデータ信号Ｄの値とこのφ2の次のφbのタイ
ミングにおけるデータ信号Ｄの値を比較し、これ
等の値が等しければ、データ信号Ｄに対し、クロ
ツク信号φ1，φ2が少し進んでいると判断して可
変分周器８のCB入力端子に信号を与え、可変分
周器８は17分周状態になつてクロツク信号φ1，
φ2の位相を１／16周期遅らせる。これに対し、
上記φ2のタイミングと、このφ2の次のφbのタイ
ミングで検出されるデータ信号Ｄの値が等しくな
いときは、データ信号Ｄに対してクロツク信号
φ1，φ2が少し遅れていると判断され、可変分周
器８のCA入力端子に信号が与えられる。これに
より、可変分周器８は15分周状態になつてクロツ
ク信号φ1，φ2の位相を１／16周期進ませる。つ
まり、この位相比較回路３ではデータ信号Ｄの各
ビツト期間端部にφbが略同期するよう上記可変
分周器８の分周状態を切り換えて微調整が為され
る。こうした第５図の回路の動作波形を第６図に
示す。
けるデータ信号Ｄの値とこのφ2の次のφbのタイ
ミングにおけるデータ信号Ｄの値を比較し、これ
等の値が等しければ、データ信号Ｄに対し、クロ
ツク信号φ1，φ2が少し進んでいると判断して可
変分周器８のCB入力端子に信号を与え、可変分
周器８は17分周状態になつてクロツク信号φ1，
φ2の位相を１／16周期遅らせる。これに対し、
上記φ2のタイミングと、このφ2の次のφbのタイ
ミングで検出されるデータ信号Ｄの値が等しくな
いときは、データ信号Ｄに対してクロツク信号
φ1，φ2が少し遅れていると判断され、可変分周
器８のCA入力端子に信号が与えられる。これに
より、可変分周器８は15分周状態になつてクロツ
ク信号φ1，φ2の位相を１／16周期進ませる。つ
まり、この位相比較回路３ではデータ信号Ｄの各
ビツト期間端部にφbが略同期するよう上記可変
分周器８の分周状態を切り換えて微調整が為され
る。こうした第５図の回路の動作波形を第６図に
示す。
また、こうしたバーフエイズ符号によるデータ
信号Ｄの伝送中、ノイズ等がこのデータ信号Ｄに
乗つて符号規則違反が発生すると、上述と同じ動
作でフリツプフロツプ回路７の出力から“Ｈ”
信号を受信機の制御回路（図示せず）へ伝え、符
号規則違反を検出した旨を知らせる。
信号Ｄの伝送中、ノイズ等がこのデータ信号Ｄに
乗つて符号規則違反が発生すると、上述と同じ動
作でフリツプフロツプ回路７の出力から“Ｈ”
信号を受信機の制御回路（図示せず）へ伝え、符
号規則違反を検出した旨を知らせる。
(ト) 発明の効果
以上述べた如く、本発明クロツク同期方式は、
周期的な符号規則を有した符号を用いてデータ伝
送を行い、受信側にはクロツク発生回路と、この
クロツク発生回路からのクロツク信号及び送信側
からのデータ信号によつてこのデータ信号内の符
号違反を検出する符号違反検出回路とを設け、受
信開始時、この符号違反検出回路で符号違反が検
出されたとき、上記クロツク発生回路のクロツク
信号発生状態を変化させているので、新たな初期
同期回路を設けることなく大まかな初期同期が行
え、その後、位相比較回路を使つた位相の微調整
に移行することが出来、位相比較回路のみを使用
していた従来のものに比して初期同期に用する時
間が少くなり、この種、クロツク同期方式を用い
た伝送システムの伝送効率が高くなる。
周期的な符号規則を有した符号を用いてデータ伝
送を行い、受信側にはクロツク発生回路と、この
クロツク発生回路からのクロツク信号及び送信側
からのデータ信号によつてこのデータ信号内の符
号違反を検出する符号違反検出回路とを設け、受
信開始時、この符号違反検出回路で符号違反が検
出されたとき、上記クロツク発生回路のクロツク
信号発生状態を変化させているので、新たな初期
同期回路を設けることなく大まかな初期同期が行
え、その後、位相比較回路を使つた位相の微調整
に移行することが出来、位相比較回路のみを使用
していた従来のものに比して初期同期に用する時
間が少くなり、この種、クロツク同期方式を用い
た伝送システムの伝送効率が高くなる。
第１図は本発明クロツク同期方式に用いられる
受信機の要部概略ブロツク図、第２図乃至第４図
は本発明の動作原理を説明するための波形図、第
５図は第１図の詳細ブロツク回路図、第６図は第
５図の動作波形図である。 １…符号規則違反検出回路、２…クロツク発生
回路、３…位相比較回路、４，５，６…フリツプ
フロツプ回路、８…可変分周器、９…デコーダ。
受信機の要部概略ブロツク図、第２図乃至第４図
は本発明の動作原理を説明するための波形図、第
５図は第１図の詳細ブロツク回路図、第６図は第
５図の動作波形図である。 １…符号規則違反検出回路、２…クロツク発生
回路、３…位相比較回路、４，５，６…フリツプ
フロツプ回路、８…可変分周器、９…デコーダ。
Claims (1)
- １ 周期的な符号規則を有するバーフエイズ符号
によりデータ伝送を行うデータ伝送システムに於
いて、受信側には、送信側からのデータ信号の各
ビツト区間の前半及び後半で夫々検出タイミング
を設定する第１及び第２のクロツクを発生するク
ロツク発生回路と、一定周期の同期信号より上記
第１及び第２のクロツク信号の位相関係が反転し
たときに符号違反を検出する符号違反検出回路
と、を設け、送信側から上記データ信号に従う一
定周期の同期信号を受信側に与えて受信側を送信
側に同期させる際に、上記符号違反検出回路で符
号違反が検出されたときに上記第１及び第２のク
ロツク信号の発生タイミングを上記同期信号に対
して１／２の周期で変更することを特徴としたク
ロツク同期方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204731A JPS6187446A (ja) | 1984-09-28 | 1984-09-28 | クロツク同期方式 |
| US06/775,565 US4689785A (en) | 1984-09-14 | 1985-09-13 | Data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204731A JPS6187446A (ja) | 1984-09-28 | 1984-09-28 | クロツク同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6187446A JPS6187446A (ja) | 1986-05-02 |
| JPH0325101B2 true JPH0325101B2 (ja) | 1991-04-05 |
Family
ID=16495377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204731A Granted JPS6187446A (ja) | 1984-09-14 | 1984-09-28 | クロツク同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6187446A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4167760A (en) * | 1978-03-28 | 1979-09-11 | Ampex Corporation | Bi-phase decoder apparatus and method |
| JPS6016145B2 (ja) * | 1979-03-20 | 1985-04-24 | 株式会社日立製作所 | クロツク信号抽出方式 |
-
1984
- 1984-09-28 JP JP59204731A patent/JPS6187446A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6187446A (ja) | 1986-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889820A (en) | SPDIF-AES/EBU digital audio data recovery | |
| EP0194385A2 (en) | Decoder for Manchester encoded data | |
| US6072370A (en) | Clock extraction circuit | |
| US4288874A (en) | Timing data reproduction system | |
| US4831338A (en) | Synchronizing clock signal generator | |
| JP3346445B2 (ja) | 識別・タイミング抽出回路 | |
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| US4514840A (en) | Data transmission systems for full duplex communication | |
| JPH0157539B2 (ja) | ||
| US5311559A (en) | Apparatus for correcting waveform distortion | |
| US6066970A (en) | Circuit for producing clock pulses from an inputted base band signal | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP2696812B2 (ja) | クロックパルス再生装置 | |
| JP2003174484A (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
| JP2514819B2 (ja) | 搬送波再生装置 | |
| JPH0272719A (ja) | スプリツトフエーズ復号回路 | |
| JPH01180118A (ja) | ディジタルｐｌｌ回路 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JPS62111550A (ja) | クロツク制御回路 | |
| JPH1013217A (ja) | 受信クロック再生方法 | |
| JPS60223245A (ja) | タイミング抽出回路 | |
| JPS6362933B2 (ja) | ||
| JPS62111551A (ja) | クロツク制御回路 | |
| JPS6245240A (ja) | デイジタル信号同期回路 |