JPH0325103B2 - - Google Patents

Info

Publication number
JPH0325103B2
JPH0325103B2 JP59215659A JP21565984A JPH0325103B2 JP H0325103 B2 JPH0325103 B2 JP H0325103B2 JP 59215659 A JP59215659 A JP 59215659A JP 21565984 A JP21565984 A JP 21565984A JP H0325103 B2 JPH0325103 B2 JP H0325103B2
Authority
JP
Japan
Prior art keywords
bus
token
serial bus
station
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59215659A
Other languages
English (en)
Other versions
JPS6194433A (ja
Inventor
Isaburo Kataoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59215659A priority Critical patent/JPS6194433A/ja
Priority to US06/786,826 priority patent/US4748560A/en
Priority to FR858515219A priority patent/FR2571871B1/fr
Publication of JPS6194433A publication Critical patent/JPS6194433A/ja
Publication of JPH0325103B2 publication Critical patent/JPH0325103B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はコンピユータ・ネツトワークにおけ
るシリアルバス上の複数のステーシヨンがバス占
有を任意に可能としたシリアルバスの制御方式に
関するものである。
〔従来の技術〕
従来この種のシリアルバスの制御方式としてト
ークンパス方式、あるいはCSMA方式がある。
前者は占有権（トークンの意味）を順序よく各ス
テーシヨン（ホストコンピユータ）に巡回させる
方式、また、後者は各ステーシヨンがシリアルバ
スの占有権を必要とする時に勝手に要求できる方
式である。
第４図は従来のトークンパス方式を示す図で、
Ｔ１，Ｔ２，Ｔ３は各ステーシヨンを表わし、
Tt1，Tt2，Tt3はそのバスTBを占有する占有権の
状態遷移（時間帯）を示す。
各ステーシヨンＴ１，Ｔ２，Ｔ３は順序よく占
有権の状態遷移を有するホストコンピユータTt1，
Tt2，Tt3のタイミングに沿つてバスTBを占有で
きる。すなわち、各ステーシヨンＴ１，Ｔ２，Ｔ
３はそれぞれ占有権の状態遷移Tt1，Tt2，Tt3の
時間帯が存在しないと、バスがデータを欲しても
バスを占有することができない。
〔発明が解決しようとする問題点〕
上記のようなシリアルバスの制御方式では、各
ステーシヨンはバス占有を自分の時間帯に限つて
のみ占有できることになり、任意の時間帯のいか
なる緊急時にもバス占有をすることができないと
いう問題点があつた。
また、後者は必要時にバス占有のリクエストを
することは可能であるが、確実にバス占有権が得
られるという保証がないという問題点があつた。
この発明はかかる問題点を解決するためになさ
れたもので、従来同様のシリアルバスの他に、更
にもう１本のシリアルバスを付加することによ
り、１本のシリアルバスは通常のトークンパスと
同じ方式で運用し、他の１本のシリアルバスは常
時各ステーシヨンに対して緊急要求の有無を問い
合せながら、そこで緊急要求の発生がある場合に
は直ちに各ステーシヨンに対しトークンを優先的
に割付けできるようにしたシリアルバスの制御方
式を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るシリアルバスの制御方式は正規
の運転時にはデータ伝送の役割を第１のシリアル
バスによつて行わせ、更に割込占有権を可能とす
るため第２シリアルバスを別に設け、前記第１及
び第２のシリアルバスに接続された各ステーシヨ
ン及びシリアルバスの制御統轄をバスコントロー
ラによつて行い、緊急時には第２のシリアルバス
で割込の占有権制御を行うものである。
〔作 用〕
この発明においては２本のシリアルバスを並列
に設け、第１のシリアルバスは通常のトークンパ
スと同じ方式で占有権制御を行い、任意のステー
シヨンからバス占有要求信号が出されたときは、
そのバス占有要求信号を発したステーシヨンに第
２のシリアルバスを介してデータ伝送を行うよう
にしたものである。
実施例 以下この発明の一実施例を図について説明す
る。図中第４図と同一の部分は同一の符号をもつ
て図示した第１図において、１，２は（第１及び
第２の）シリアルバス、４，６は伝送ステーシヨ
ン３，５を介してデータの交信を行わせるホスト
コンピユータ＃１及び＃２である。７はシリアル
バス１，２を制御する役割のバスコントローラで
ある。
上記シリアルバス１，２はノード端子１５，１
６、更にはノード端子１７，１８を通してホスト
コンピユータ＃１及び＃２の伝送ステーシヨン
３，５へ接続される。８，９はノード端子１５，
１６の信号を伝送ステーシヨン３へ送受するケー
ブルである。
１０は伝送用の切換スイツチである。この切換
スイツチ１０はシリアルバス１の断線時にその信
号伝送媒体をシリアルバス１からシリアルバス２
へ切換えるバツクアツプの役割を有するものであ
る。
１１，１２はリンク制御部であり、シリアルバ
ス１，２への伝送波形生成、またはシリアルバス
１，２からの伝送波形を受信するパルスレシーバ
ーの役割及びその信号伝送受授における通信障害
を検知し、その時の伝送再試行を行う等シリアル
バスとのリンクに関する一切の機能を保有する。
１３はリンク制御部１１とホストコンピユータ
４間にあつてデータの蓄積保管を行うポート部、
１４はホストコンピユータ４からの信号伝送緊急
要請を受付けバスコントローラ７にリンク制御部
１２を介して緊急バス占有要求を発生させる機能
を有するIT（割込）受信部である。また、ホスト
コンピユータ６＃２の伝送ステーシヨン５はノー
ド端子１７，１８を通してホストコンピユータ４
＃１の伝送ステーシヨン５と同一の機能を有す
る。
また、バスコントローラ７はノード端子１９，
３０を通してシリアルバス１，２の占有権の制御
を行うもので、２１は伝送切換スイツチ１０と同
じくシリアルバス１の断線時にその信号媒体をシ
リアルバス１から２へ切換るバツクアツプの役割
を持つ切換スイツチ、２２，２３は既述したリン
ク制御部１１，１２と同一のリンク制御部、２４
は通常のトークン制御部の優先度要求の高い制御
権をも含めて占有権を制御するトークン制御部、
２５はIT（割込）受信部である。
次に第２図及び第３図を参照して、本方式のバ
ス占有権制御方式の制御動作について説明する。
まず第２図はシリアルバス１の状態遷移を示し、
第３図はバスコントローラ７のトークン制御の状
態遷移について図示した。
第２図のＡは＃１（ホストコンピユータ４の
略）占有トークンで＃１のステーシヨンがシリア
ルバス１の占有権を保有すると＃１のデータ伝送
処理が行われ、その処理が終了すると＃１から
＃２（ホストコンピユータ６の略）へトークン譲
渡の要否を問合せるＢ。その結果の要否を＃２か
ら＃１へ返答するＣ。ここで、もし、＃２がトー
クン不要ならば＃１から＃３へトークン譲渡の要
否を＃１から＃２への譲渡と同様の方法で行う
「Ｂ及びＣ」。ここでは＃２が＃１にトークン譲渡
要をＣで返えし、＃１はそれを認識してトークン
譲渡のコマンドを＃２へ送信する(D)。
第２図のＡ〜Ｃまでが第３図のＡである。つま
り、カレントトークンＡは現時点でトークンを保
有しているステーシヨンを記憶しており、Ｂのト
ークンスタツクは第２図のＦ、つまり、＃ｎから
の割込要求を検出して割込がない時の状態、いわ
ゆる、次のトークン譲渡予定ステーシヨン＃２を
記憶している。
ここで、もし、第２図のＦの割込（IT）要求
信号が発生してなければ第２図のＥとなり、＃２
ステーシヨンがバス占有権を保持できる。そこで
Ｆのタイミングでバスコントローラ（バスコンは
略称）７が＃ｎステーシヨンから割込（IT）要
求を受けると、第３図の２の状態に遷移し、トー
クンスタツクが最上位（実行優先度の順位）に
＃ｎ、その下に＃２のステーシヨンがシフトされ
る。これが第２図のＨの状態である。
次に＃１のデータ伝送処理（トークン占有時に
のみ可）が終了した時点でＧのバスコントローラ
７からトークンクリヤーのコマンド信号がバス上
に伝送される。そのために第２図のＢ〜Ｅに図示
した斜線パルスは現実に存在しないことになる。
トークンクリヤーはトークンに関する最高の指
令で全てのステーシヨンはバスコントローラにバ
スの占有権を渡し待機する状態となる。続いてバ
スコントローラが前と同じ手順でトークン譲渡の
制御Ｊ〜Ｍの手続きで行い、シリアルバス２を介
して＃ｎステーシヨンへトークン占有権が移行
し、第２図Ｌ，Ｍの状態（第３図３）となる。
＃ｎステーシヨンのトークン占有が不要になつ
た時点でバスコントローラ７がそのトークンを
＃２へ移す。トークンの譲渡権の発信はバスコン
トローラ７側が第３図のカレントトークンとスタ
ツクトークン最上位が正規順序（ｌ−１、ｌ、ｌ
＋１…）でない時に発生し、正規手順の場合はバ
スコントローラ以外のステーシヨンから発生す
る。
上記シリアルバス１によるデータ伝送時に該シ
リアルバスが断線したときには、伝送切換スイツ
チ１０によつてシリアルバス２に切換えられるの
で、最悪でも従来のトークンパス方式を満足する
ことができ、シリアルバスの制御方式の融通性が
向上する。
上記実施例ではステーシヨンがシリアルバス
１，２上に対して対等な権利を保有する例につい
て説明したが、どこかのステーシヨンの１つが親
局となりバスコントローラの権利を有し、他のス
テーシヨンが子局となる場合であつてもよく、上
記実施例と同様の効果を奏する。
又、ここではシリアルバスを通して割込要求を
行う手順については説明していないが、バスコン
トローラが各ステーシヨンに割込要求の有／無を
サイクリツクに問い合せるシーケンシヤルな手順
でも可能なので説明では省略した。尚シリアルバ
スの伝送フレームはフレームヘツダー・宛先ステ
ーシヨン・送信元ステーシヨン・コマンド・デー
タ・フレームチエツクコードの形を満たしておけ
ば、そのフオームは何れでもよく、フレームフオ
ーマツトに左右されるものではない。
〔発明の効果〕
以上のように、この発明によれば、シリアル伝
送系について通常の１本のシリアルバスの他に他
の１本のシリアルバスと、これ等シリアルバスに
接続された複数のステーシヨン及びシリアルバス
の制御統轄を行うバスコントローラとを付加する
構成としたので、緊急時には各ステーシヨンに対
し占有権を優先的に割付けでき、従来のトークン
パス及びCSM方式に比べ、応答性に優れ、動作
が確実なシリアルバスの制御方式が得られる効果
がある。
【図面の簡単な説明】
第１図は本発明のシステム構成図、第２図は本
発明の制御状態（トークン譲渡）遷移図、第３図
は本発明のバスコントローラのトークン制御要部
図、第４図は従来のトークンパス方式の説明図で
ある。 図において、１…第１シリアルバス、２…第２
シリアルバス、３，５…ステーシヨン、７…バス
コントローラ、１０…伝送切換スイツチ、１１，
１２…リンク制御部、１３…ポート部。なお、図
中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. １ 複数のステーシヨン間におけるトークンパス
    方式の伝送が行われる第１のシリアルバスと、上
    記ステーシヨンのうち任意のステーシヨンから任
    意のタイミングで出されるバス占有要求信号が伝
    送される第２のシリアルバスと、上記第１のシリ
    アルバスと上記第２のシリアルバスに接続された
    バスコントローラとを備え、通常は上記第１のシ
    リアルバスを介してトークンパス方式による伝送
    を行い、上記第２のシリアルバスに、任意の上記
    ステーシヨンからバス占有要求信号が出された時
    は、上記第１のシリアルバスにおけるトークンパ
    ス方式のトークンの譲渡の制御を中断させ、上記
    バス占有要求信号を発したステーシヨンにトーク
    ンを渡し、更にこのバス占有要求信号を発したス
    テーシヨンによるデータの伝送が完了すると、上
    記の中断したトークンの譲渡制御を実行するよう
    にしたことを特徴とするシリアルバスの制御方
    式。
JP59215659A 1984-10-15 1984-10-15 シリアルバスの制御方式 Granted JPS6194433A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59215659A JPS6194433A (ja) 1984-10-15 1984-10-15 シリアルバスの制御方式
US06/786,826 US4748560A (en) 1984-10-15 1985-10-11 Occupancy control system for plural serial buses
FR858515219A FR2571871B1 (fr) 1984-10-15 1985-10-14 Systeme de commande pour bus serie

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59215659A JPS6194433A (ja) 1984-10-15 1984-10-15 シリアルバスの制御方式

Publications (2)

Publication Number Publication Date
JPS6194433A JPS6194433A (ja) 1986-05-13
JPH0325103B2 true JPH0325103B2 (ja) 1991-04-05

Family

ID=16676050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59215659A Granted JPS6194433A (ja) 1984-10-15 1984-10-15 シリアルバスの制御方式

Country Status (3)

Country Link
US (1) US4748560A (ja)
JP (1) JPS6194433A (ja)
FR (1) FR2571871B1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965825A (en) 1981-11-03 1990-10-23 The Personalized Mass Media Corporation Signal processing apparatus and methods
US7831204B1 (en) 1981-11-03 2010-11-09 Personalized Media Communications, Llc Signal processing apparatus and methods
USRE47642E1 (en) 1981-11-03 2019-10-08 Personalized Media Communications LLC Signal processing apparatus and methods
JPH0752876B2 (ja) * 1985-07-20 1995-06-05 ソニー株式会社 内部バス式デイジタル装置
DE3715586C1 (ja) * 1987-05-09 1988-09-22 Gewerkschaft Eisenhuette Westfalia Gmbh, 4670 Luenen, De
JP2764397B2 (ja) * 1987-06-12 1998-06-11 株式会社ゼクセル 自動変速装置
US5001472A (en) * 1988-02-11 1991-03-19 Datapoint Corporation Uneven token distribution technique for token based local area network
JPH01261772A (ja) * 1988-04-08 1989-10-18 Cogent Res Inc コンピュータ及びその動作方法
ATE101779T1 (de) * 1988-06-13 1994-03-15 Siemens Ag Modular strukturiertes digitales kommunikationssystem.
JPH01320564A (ja) * 1988-06-23 1989-12-26 Hitachi Ltd 並列処理装置
EP0364638B1 (en) * 1988-10-20 1994-04-20 International Business Machines Corporation Communication network
JPH02117242A (ja) * 1988-10-27 1990-05-01 Toshiba Corp パケット通信装置のバス制御方式
JPH0695677B2 (ja) * 1988-11-16 1994-11-24 株式会社日立製作所 複数チヤネルを有するネツトワークの伝送方式
WO1990013193A1 (fr) * 1989-04-19 1990-11-01 Hitachi Cable Limited Reseau du type a double bus
US5241629A (en) * 1990-10-05 1993-08-31 Bull Hn Information Systems Inc. Method and apparatus for a high performance round robin distributed bus priority network
JPH04232133A (ja) * 1990-12-28 1992-08-20 Tachi S Co Ltd ベッド化シートのモータ制御方法およびモータ制御装置
JPH04290102A (ja) * 1991-03-19 1992-10-14 Mitsubishi Electric Corp サーボ機構への情報伝送装置
US5953510A (en) * 1991-09-05 1999-09-14 International Business Machines Corporation Bidirectional data bus reservation priority controls having token logic
US5388223A (en) * 1991-09-05 1995-02-07 International Business Machines Corporation 1-bit token ring arbitration architecture
US5454082A (en) * 1991-09-18 1995-09-26 Ncr Corporation System for preventing an unselected controller from transferring data via a first bus while concurrently permitting it to transfer data via a second bus
DE580938T1 (de) * 1992-06-26 1994-09-22 Yokogawa Electric Corp Steuerungsgerät für Duplex-Kommunikation.
US5329521A (en) * 1992-11-12 1994-07-12 Walsh Jeffrey R Method and apparatus for redundant local area network systems
US5515537A (en) * 1993-06-01 1996-05-07 The United States Of America As Represented By The Secretary Of The Navy Real-time distributed data base locking manager
US5471625A (en) * 1993-09-27 1995-11-28 Motorola, Inc. Method and apparatus for entering a low-power mode and controlling an external bus of a data processing system during low-power mode
US5651114A (en) * 1995-06-23 1997-07-22 Lexmark International, Inc. External network adapter for handling normal and alternate channel data over a single bi-directional channel connected to a printer
JPH0946358A (ja) * 1995-07-26 1997-02-14 Nippon Denki Ido Tsushin Kk 緊急通報システム
JP2001154982A (ja) * 1999-11-24 2001-06-08 Toshiba Corp コンピュータシステム
US7486685B2 (en) * 2001-06-29 2009-02-03 Rankin Linda J System for sharing channels by interleaving flits
US6766482B1 (en) 2001-10-31 2004-07-20 Extreme Networks Ethernet automatic protection switching
US7254741B1 (en) 2002-09-27 2007-08-07 Emc Corporation Attaining high availability through a power system branch architecture
US7831974B2 (en) * 2002-11-12 2010-11-09 Intel Corporation Method and apparatus for serialized mutual exclusion
US7154723B1 (en) 2003-06-27 2006-12-26 Emc Corporation Highly available dual serial bus architecture
JP4001093B2 (ja) * 2003-09-18 2007-10-31 オムロン株式会社 プログラマブルコントローラおよび二重化ネットワークシステム
JP2006115315A (ja) * 2004-10-15 2006-04-27 Fujitsu Ltd データ転送方法及びデータ転送装置
US7362572B1 (en) 2005-03-29 2008-04-22 Emc Corporation Techniques for redundant computing within a 1U form factor with improved resource partitioning and management
US7486526B1 (en) 2005-03-29 2009-02-03 Emc Corporation Techniques for redundant computing from within a 1U form factor with improved serviceability and high availability characteristics
DE102008050102B4 (de) * 2008-10-06 2010-11-04 Phoenix Contact Gmbh & Co. Kg Kommunikationsentität zur Kommunikation über ein busorientiertes Kommunikationsnetzwerk
GB2532043B (en) 2014-11-06 2021-04-14 Honeywell Technologies Sarl Methods and devices for communicating over a building management system network

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806885A (en) * 1972-12-29 1974-04-23 Ibm Polling mechanism for transferring control from one data processing system or subsystem to another
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
US4363094A (en) * 1977-12-29 1982-12-07 M/A-COM DDC, Inc. Communications processor
US4379294A (en) * 1981-02-12 1983-04-05 Electric Power Research Institute, Inc. Data highway access control system
US4442502A (en) * 1981-03-30 1984-04-10 Datapoint Corporation Digital information switching system
US4437158A (en) * 1981-09-28 1984-03-13 Advanced Micro Devices, Inc. System bus protocol interface circuit
US4464749A (en) * 1982-02-24 1984-08-07 General Electric Company Bi-directional token flow system
US4439856A (en) * 1982-02-24 1984-03-27 General Electric Company Bimodal bus accessing system
US4608700A (en) * 1982-07-29 1986-08-26 Massachusetts Institute Of Technology Serial multi-drop data link
JPS5925536A (ja) * 1982-07-30 1984-02-09 シャープ株式会社 電力線デ−タ伝送システム
FR2535557B1 (fr) * 1982-11-03 1987-08-21 Electricite De France Procede et installation de transmission de donnees numeriques
US4536838A (en) * 1983-03-24 1985-08-20 Mds Qantel, Inc. Multi-processor system with communication controller using poll flags for non-contentious slot reservation
US4593282A (en) * 1983-04-14 1986-06-03 At&T Information Systems Inc. Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
US4575842A (en) * 1984-05-14 1986-03-11 The United States Of America As Represented By The Secretary Of The Air Force Survivable local area network
US4648088A (en) * 1985-08-19 1987-03-03 Rockwell International Corporation Distributed control time division multiplex ring communication apparatus

Also Published As

Publication number Publication date
FR2571871B1 (fr) 1990-08-17
US4748560A (en) 1988-05-31
JPS6194433A (ja) 1986-05-13
FR2571871A1 (fr) 1986-04-18

Similar Documents

Publication Publication Date Title
JPH0325103B2 (ja)
US4692862A (en) Rapid message transmission system between computers and method
JPS586637A (ja) ル−プ式デ−タウエイシステムの回線制御方法
JPS62230138A (ja) 二重化伝送路の切替装置
JP3035949B2 (ja) マスタ装置の切替制御方式
US6775686B1 (en) High availability redundant array of data storage elements that bridges coherency traffic
JPS6358567A (ja) 直列インタフエ−スバス方式
EP0482951B1 (en) Method of and system for data communication in communication network on automobile
JPH06224975A (ja) 結合したモジュールをリセットする方法及びこの方法を用いるシステム
JPH11127179A (ja) 二重化通信制御装置
JP2695867B2 (ja) エレベーター装置
JPS638500B2 (ja)
JPH0582100B2 (ja)
JPS62169541A (ja) 通信システム
JPH01180059A (ja) 情報処理装置
JPS62145456A (ja) 双方向バスのデ−タ転送制御方式
JPH0553423B2 (ja)
JPS648501B2 (ja)
JPS592942B2 (ja) マルチデ−タ処理装置
JPH038617B2 (ja)
JPH05265671A (ja) ポート自動切換装置
JPS58177053A (ja) デ−タ通信システム
JPH0129465B2 (ja)
JPH0149065B2 (ja)
JPH04270528A (ja) 通信制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees