JPS592942B2 - マルチデ−タ処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明はマルチデータ処理装置、特に一部のデータ処理
装置が２重化になつている場合、或いは２重化させる場
合に好適なマルチデータ処理装置に関する。

第１図にマルチデータ処理装置のブロック図を示す。

複数のデータ処理装置２（Ｐ１〜Ｐｎ）は共通バス信号
線１土に接続され、順次バスを占有しデータ転送を行う
。第２図にデータ処理装置２間のデータ転送手順を示す
。

説明の都合上、データ処理装置を２Ａ、２Ｂ、２Ｃ、２
Ｄとする。これらの処理装置は上記Ｐ１〜片のいずれか
に対応するものである。現在バスを占有しているデータ
処理装置２Ａは、データ転送終了後、他のデータ処理装
置からのバス占有要求持ちの状態となつている。あるデ
ータ処理装置に転送要求が発生すると該データ処理装置
はバス占有要求を発する。現バス占有データ処理装置２
Ａはバス占有要求を受付け、複数のデータ処理装置から
バス占有要求が発せられた場合、優先判定処理を行いバ
ス占有許可を唯一のデータ処理装置２Ｂに与える。バス
占有許可を受取つたデータ処理装置２Ｂは、データ転送
を行う相手のデータ処理装置２Ｃを指定し、その後、デ
ータ処理装置２Ｂと２Ｃ間でデータ転送を行う。データ
転送終了後他のデータ処理装置からのバス占有要求持ち
の状態となりバス占有要求を受付ると、前述の通り唯一
のデータ処理装置２Ｄにバス占有許可を与え、バス占有
権を放棄する。第３図にデータ処理回路を２重化した場
合のマルチデータ処理装置のブロック図を示す。

ここでデータ処理装置２のＰｉ、Ｐｊ及びＰｋ、Ｐ１が
２重化のペアであり、各々の２重化データ処理装置の切
換を共通バス信号線１に接続された切換制御回路３によ
り行う。第４図に切換制御回路３が２重化データ処理装
置Ｐｉ，Ｐ，を切換制御する手順を示す。

切換制御回路３は前述のデータ処理装置２Ｂと同様の手
順にてバス占有権を得た後、常用系データ処理装置Ｐｉ
のアドレス指定を行い、待期系Ｐｊに遷移させる待期切
換制御を行い、待期系データ処理装置Ｐ・のアドレス指
定を行い、常用系に遷移させるＪ常用切換制御を行う。

以上の切換制御を行つた後前述のデータ処理装置と同様
に他のデータ処理装置２Ｅからのバス占有要求を受付け
、バス占有許可を与えバス占有権を放棄する。第５回に
データ処理装置２の共通バスインターフエイス回路プロ
ツク図を示す。

該インターフエイス回路はデータ処理装置毎に設けられ
ている。従つて、送受信等の説明はこの回路によりすべ
て行うものとする。共通バス信号線１は、データ転送及
び切換制御の識別を行う為のコマンド信号線５、データ
処理装置２及び切換制御回路３の識別を行う為のアドレ
ス信号線６、データを転送する為のデータ信号線７、共
通バス信号線上の信号のタイミングを取る為のタイミン
グ信号線８及びバス占有制御の為のバス占有制御線９よ
りなる。転送要求の発生したデータ処理装置２はバス占
有制御回路１０よりバス占有要求信号ａを送信する現バ
ス占有データ処理装置はバス占有制御回路１０にバス占
有要求信号ａを受信し、優先判別処理後唯一のデータ処
理装置２に対しバス占有許可信号ｂを送信する。バス占
有要求を発したデータ処理装置２はバス占有制御回路１
０にバス占有許可信号ｂを受信させ、データ転送制御回
路１５に対しデータ転送起動信号ｃを発する。データ転
送制御回路１５はデータ転送起動信号ｃにより、自デー
タ処理装置がバスの占有権を得たことを知り、データ転
送であることを識別するコマンド信号ｄ、データ転送の
相手データ処理装置を識別するアドレス信号ｅ１転送デ
ータ信号ｆ及びタイミング信号ｇを送信する。データ転
送の相手データ処理装置では、コマンドデコード回路１
１でコマンド信号ｄを受信し、データ転送であることを
示すデータ転送コマンド信号１を送出する。又、自アド
レス識別回路１２にアドレス信号ｅを受信させ、自分の
アドレスであることを識別し自アドレス信号ｋを送出す
る。データ転送制御回路１５は、自分に対するデータ転
送であることをアンドゲート１３により知り、タイミン
グ信号ｇに同期してデータ信号ｆを取込む。又バスを占
有した、データ処理装置が相手のデータ処理装置からデ
ータを受取る場合も同様に相手のデータ処理装置が送信
したデータ信号ｆをバスを占有したデータ処理装置が受
信する。データ転送終了後データ転送制御回路１５はバ
ス占有制御回路１０にデータ転送終了信号ｋを発し、バ
ス占有制御回路１０はバス占有要求持ちの状態となる。
他のデータ処理装置２又は切換制御回路３よりのバス占
有要求信号ａを受信すると、優先判別処理を行つた後、
唯一のデータ処理装置２又は切換制御回路３にバス占有
許可信号を発しバス占有権を放棄する。尚１６は２重化
切換回路である。第６図に切換制御回路３の共通バスイ
ンターフエイス回路プロツク図を示す。

バス占有制御回路１００はデータ処理装置２と同様にバ
ス占有許可信号ｂを受信すると切換制御起動信号１を２
重化切換制御回路１７に発する。２重化切換制御回路１
７はバスを占有したことを知り、待期切換制御又は常用
切換制御を識別するコマンド信号ｄ、切換制御対象デー
タ処理装置アドレスを識別するアドレス信号ｅ及びタイ
ミング信号ｇを共通バス信号線１上に送信する。

該当データ処理装置２はコマンドデコーダ回路１１に受
信したコマンド信号ｄにより２重化切換制御コマンドで
あることを識別し、２重化切換制御コマンド信号ｊを送
出する。２重化切換回路１６はアンドゲー口４によ・り
自分に対する２重化切換制御であることを知り常用系・
待期系の遷移を行う。

２重化切換制御を終了した２重化切換制御回路１７はバ
ス占有制御回路１００に対し切換制御終了信号ｍを発し
、データ処理装置２と同様に、バス占有要求のあるデー
タ処理装置２にバス占有権を渡す。

以上の従来技術では切換制御回路３のデータ処理装置２
の管理のために２重化したデータ処理回路Ｐｉ，Ｐｊ及
びＰｋ，Ｐｌに各々異つたアドレスを割当てている為、
転送相手データ処理装置が２重化されている場合、常用
系アドレス及び予備系アドレスの両方を認識する必要が
あること、及び、切換制御回路が２重系の切換制御を行
つた場合に、該２重系データ処理装置とデータ転送を行
う全てのデータ処理装置に常用系アドレスを認識させる
必要があること、の２点の問題がある。

このことは１つのデータ処理装置を２重化することによ
つて他のデータ処理装置の変更が必要となる為、当初の
装置設計時にシングル系であつたデータ処理回路を改造
する場合、装置全体を停止し変更する必要が生じる。又
、データ転送時に各データ処理装置は相手の２重系デー
タ処理装置に割当てられた２つのアドレスの内どちらを
指定すべきか判別する必要があり、データ転送時のオー
バーヘツドが増加し、共通バス信号線のデータ転送スル
ープツトが下がる欠点がある。本発明の目的は、データ
処理装置がシングル系、２重系の区別なくデータ転送を
行うことのできるマルチデータ処理装置を提供するにあ
る。

従来方式では２重系切換制御時及びデータ転送時に同一
のデータ処理回路アドレスを用いた為に不具合が生じて
いる。

ここで、２重系データ処理装置の系識別は２重化切換制
御時のみに必要なことに着目し、本発明では、データ処
理装置アドレスをデータ転送アドレスと系アドレスに分
離し、データ処理回路間のデータ転送にはデータ転送ア
ドレスのみを用い、２重化切換制御時にはデータ転送ア
ドレスと系アドレスの双方を用いるようにした。以下、
図面により本発明を詳細に述べよう。第７図に本発明に
よるマルチデータ処理装置のプロツク図を示す。アドレ
ス信号を分離した本発明による共通バス信号線２０上に
切換制御回路１８及びデータ処理装置１９（ＰＸＡ，Ｐ
ＸＢ，ＰＹＡ，ＰＹＢ）が接続される。データ処理装置
１９のアドレスは、データ転送アドレスＸ，Ｙと系アド
レスＡ，Ｂの組合せにより得られる。第８図に本発明の
実施例であるデータ処理装置１９の共通バスインターフ
エイス回路プロツク図、第９図に本発明の実施例である
切換制御回路１８の共通バスインターフエース回路プロ
ツク図を示す。

従来方式共通バス信号線１と本発明による共通バス信号
線２０の相違点は、従来のアドレス信号線６をデータ転
送アドレス信号線２１と系アドレス信号線２２に分離し
た点である。データ転送時の従来方式との相違点は、デ
ータ処理装置１９のデータ転送制御回路１５が、相手の
データ処理装置アドレスとして、従来のアドレス信号ｅ
の代りにデータ転送アドレス信号ｎを送信し、相手デー
タ処理装置１９は、自データ転送アドレス識別回路２３
に入力したデータ転送アドレス信号ｎが自分のデータ転
送アドレスであることを識別し、データ転送コマンド信
号１とアンドゲート２５でアンドし、データ転送制御回
路１５がデータの転送を行う点である。又、２重化切換
時の従来方式との相違点は、切換制御回路１８の２重化
切換制御回路２７が、対象となるデータ処理装置のアド
レスとして、従来のアドレス信号ｅの代りに、転送アド
レス信号ｎと系アドレス信号０を出力し、データ処理回
路１９では、自系アドレス識別回路２４に入力した系ア
ドレス信号０を自系のアドレス信号と認識し自系アドレ
ス信号ｑを出力し、アンドゲート２６により、切換制御
コマンド信号ｊと自転送アドレス信号ｐと自系アドレス
信号ｑをアンドし、２重化切換回路１６が常用系・待期
系の遷移を行う点である。本実施例の２重化方式を行う
と、通常のデータ処理装置間のデータ転送は、相手ダー
タ処理装置がシングル系か２重系かを認識することなく
行える為、シングル系を２重系に変更する際は単に待期
系データ処理装置を追加するのみでよ、く、システム停
止の必要がない。

又、２重系データ処理装置に対するデータ転送時、相手
のアドレスが１つである為、従来方式のようなオーバー
ヘツドが生じない。それにより共通バスのデータ転送ス
ループツトを落とすことなく２重化が可能となる。又、
切換制御回路にとつては、従来方式の場合ペアとなるア
ドレスを認識する必要があつたが、本方式では系アドレ
スを認識するのみでよく、処理性が向上する。本発明の
対象となる共通バス信号線を用いたマルチデータ処理シ
ステムでは、本発明に直接的に関係しない、例えばバス
占有制御方式としてバスコントローラを用い、該コント
ローラがデータ処理装置の占有制御を行う構成とが、バ
ス信号線構成としてコマンド信号、アドレス信号、デー
タ信号として共通の信号線を時分割に用いる方式とかの
各種の変形が考えられるが、アドレスをデータ転送アド
レスと系アドレス信号に分離するという点で本発明の範
囲内である。

又、２重化切換制御アドレスの一部としてデータ転送ア
ドレスを本発明では兼有しているが、独立に設ける方法
も可能である。

又、バス信号線構成として第１０図に示すように１組の
データインプツトアウトプツト信号線２９を共通に用い
、アテンシヨン信号Ｍ２８によりデータ信号とコマンド
及びアドレス信号と区別し、タイミング信号線３０によ
り、データ信号・コマンド信号・アドレス信号を授受す
る方式が考えられる。

そのデータインプツトアウトプツト信号線ＤｌＯｌ〜８
のコードの１例を第１１図に示す。コマンドコードＣ（
１〜１６）により３２種のコマンドが指定でき、アドレ
スコードＡ（１〜１６）により３２台のデータ処理装置
が指定できる。又アテンシヨン信号線ＡＴＮが″０゛の
時はデータバイト信号ＤＢ（１〜８）となる。コマンド
コードの例を第１２図に示す。バス占有許可コマンドＴ
ＣＴは本コマンドに先立つてアドレスコードＡ（１〜１
６）により指定されたデータ処理装置に対しバス占有許
可を与えるコマンドであり、現コントローラがバス占有
権を次に渡す時に用いる。ポーリング開始コマンドＳＰ
Ｅは、ポーリング終了コマンドＳＰＤが発行される迄の
間、全データ処理装置をポーリングモードとするコマン
ドである。ポーリングモード中は、アドレスコードＡ（
１〜１６）により指定されたデータ処理装置は自分にバ
ス占有要求があつたなら、現コントローラがアテンシヨ
ン信号ＡＴＮを落した後データバイトＤＢ（１〜８）の
定められたビツトを６１゛とする。又占有要求がなけれ
ば″０”とする。本コマンドにより、現コントローラは
全データ処理装置のバス占有要求を受理し優先処理後、
前述のバス占有許可コマンドＴＣＴにより、次のコント
ローラを指定する。以上はアドレスコードＡ（１〜１６
）が２重系の系アドレスに関係なく共通に用いられてい
るが、以下の３つのコマンドは系アドレスを認識させる
為に用い切換制御回路のみが発行する。Ａ系アドレス指
定コマンドＡＭＥは、以後Ｂ系アドレス指定コマンドＢ
ＭＥ又は系アドレス指定解除コマンドＡＢＤを発行する
まで、その間にアドレスコードＡ（１〜１６）にてＡ系
の該当アドレスデータ処理装置のみ指定し、逆にＢ系ア
ドレス指定コマンド発行後はＢ系の該当アドレスデータ
処理装置のみが指定される。又、系アドレス指定解除コ
マンドＡＢＤは、系アドレスの指定を解除しデータ転送
、占有制御時のアドレツシングモードに戻す為のコマン
ドである。上記Ａ系アドレス指定コマンドＡＭＥ又はＢ
系アドレス指定コマンドＢＭＥを発行後アドレスコード
Ａ（１〜１６）を発行し、その後、常用切換制御コマン
ドＧＴＲ又は待期切換制御コマンドＧＴＬを発行し、２
重系切換制御が行われる。以上の本発明によれば、シス
テム全体に負担をかけることなく、２重系の切換制御が
可能となつた。

更に、２重系切換時以外にも、データのスループツト性
の向上が可能になつた。

【図面の簡単な説明】

第１図は従来のマルチデータ処理装置プロツク図、第２
図は従来のデータ処理回路間データ転送手順を示す図、
第３図は従来のデータ処理回路を２重化したマルチデー
タ処理装置プロツク図、第４図は従来の切換制御手順を
示す図、第５図は従来のデータ処理回路の共通バスイン
ターフエース回路プロツク図、第６図は従来の切換制御
回路の共通バスインターフエース回路プロツク図、第７
図は本発明によるマルチデータ処理装置のプロツク図、
第８図は本発明の実施例であるデータ処理回路の共通バ
スインターフエース回路プロツク図、第９図は本発明の
実施例である切換制御回路の共通バスインターフエース
回路プロツク図、第１０図は本発明の他の実施例である
共通バス方式を示す図、第１１図、第１２図はその各デ
ータフオーマツトを示す図である。 ２０・・・・・・共通バス、１９・・・・・・２重化し
たデータ処理装置。

Claims (1)

【特許請求の範囲】
1. １ 共通バスと、該共通バスに接続され、少なくとも１
   つが２重化可能になつており、かつ個別に割当てられた
   アドレスに従つて上記共通バスを占有して使用できるよ
   うにした手段を備えてなる複数のデータ処理装置と、該
   共通バスに接続され、二重化されているデータ処理装置
   の切換を制御する切換制御回路と、を含んでなるマルチ
   データ処理装置において、上記データ処理装置は、その
   割当てられたアドレスをデータ転送アドレスと、２重系
   となつているデータ処理装置の２重系を識別する系アド
   レスとにあらかじめ分離しておき、かつ、入力したデー
   タ転送アドレス信号が自分のデータ転送アドレスである
   ことを識別する自データ転送アドレス識別回路と、入力
   した系アドレス信号が自系アドレスであることを識別す
   る自系アドレス識別回路とを具備してなり、切換制御回
   路は、二重化データ処理装置の切換を制御するときに上
   記データ転送アドレスと系アドレスとの両信号を出力で
   きるように構成されてなり、データ処理装置間のデータ
   転送は上記データ転送アドレスの指定に従つて行い、２
   重系切換制御は切換制御回路からのデータ転送アドレス
   と系アドレスとの両者をもつて行うようにしたマルチデ
   ータ処理装置。