JPH03252193A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH03252193A
JPH03252193A JP2049756A JP4975690A JPH03252193A JP H03252193 A JPH03252193 A JP H03252193A JP 2049756 A JP2049756 A JP 2049756A JP 4975690 A JP4975690 A JP 4975690A JP H03252193 A JPH03252193 A JP H03252193A
Authority
JP
Japan
Prior art keywords
electrode
hole
capacitor
dielectric
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2049756A
Other languages
English (en)
Inventor
Kameyoshi Ishimoto
石本 亀喜
Akio Iwase
岩瀬 彰男
Isao Ariyoshi
有可 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2049756A priority Critical patent/JPH03252193A/ja
Publication of JPH03252193A publication Critical patent/JPH03252193A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコンデンサ内蔵の配線基板に関するものである
従来の技術 第3図のごと〈従来のコンデンサ内蔵の配線基板1は、
基板2の表面にCu、Ag等の導電性材料からなる第一
層の電極3が膜厚印刷工程と焼成工程等を経て形成され
、更に、電極3の上面に設計コンデンサ容量を持たせる
ために、誘電体4が厚膜印刷工程と焼成工程等を経て形
成される。そして、誘電体4を挟み込むように電極5が
厚膜印刷工程と焼成工程等を経て形成され、これらの電
極3,5と誘電体4でコンデンサ6が構成されている。
更に電極5の上面には、本コンデンサ6の半田付は時に
おける熱ストレス、市場での温度、湿度等によるストレ
スなどに対する保護の目的で、エポキシ、フェノール樹
脂、ガラスなどのオーバーコート材料7によるコーティ
ングが行われている。
発明が解決しようとする課題 このような第3図のコンデンサ内蔵の配線基板1におい
ては、容量が大きいコンデンサはより大きな面積を必要
とするため、基板2のその他の部品(入出力端子8.チ
ップ部品9.ICなど)の高密度実装が要求される場合
、その実装を阻害する要因となる。また、コンデンサ6
が第3図に示すように、高周波機器などの、電源端子の
妨害排除接地コンデンサの場合、電源端子の電極10と
コンデンサ6の距離が遠くて配線部が長くなり、妨害排
除の効果が半減することになる。そこで本発明はこのよ
うな課題を解決し、他の部品の実装を阻害したり、妨害
排除効果が低下したりすることを防止することを目的と
するものである。
課題を解決するための手段 そしてこの目的を達成するために本発明は、基板に設け
た貫通孔、または穴の内面に第1の電極を形成し、この
第1の電極の上面に誘電体を形成し、この誘電体の上に
第2の電極を形成したものである。
作用 以上の構成とすることにより、第1.第2の電極と誘電
体よりなるコンデンサが基板の板厚部に形成されるため
、横方向への広がりがなくなる。
このため配線基板への入出力端子、チップ部品。
ICなど各種電子部品の高密度実装が要求される場合で
も、高密度に電子部品の実装が出来る。また、入出力端
子やリード線付きの部品なとはリード線の半田付はラン
ドを、コンデンサの第2電極で兼用可能となるため、更
に高密度実装が実現できるだけでなく、従来の印刷コン
デンサに比較して、配線部分のないコンデンサであるた
め、ESR(高周波抵抗)が小さく、バラツキの小さい
高性能コンデンサを構成する事が可能となるので、妨害
排除効果が低減したりすることもなくなる。
実施例 以下、本発明の一実施例について、以下図面を用いて説
明する。第1図(a) 、 (b)において、セラミッ
ク基板やプリント基板などの基板12には角又は丸など
の貫通孔20が設けられている。そしてこの貫通孔20
の内面とその上下部の孔縁の基板12部にはCu、Ag
などの導電性材料からなる第1の電極13が厚膜印刷と
焼成工法又はメ・ソキ工法等により形成している。なお
貫通孔20の上下部の孔縁はゆるやかなテーパとし、そ
の上に第1の電極13を設けている。そして更に第1の
電極13の上面には必要な設計コンデンサ容量を持たせ
るために酸化鉛、ストロンチウムなどを含む誘電体14
が、厚膜印刷と焼成工程などにより形成されている。そ
して更に誘電体14を挟み込むようにその上に第2の電
極15が厚膜印刷と焼成工法又はメツキ工法等により形
成される。このような工程と構造によりコンデンサ16
が形成されている。そして更にこのコンデンサ16を内
蔵した配線基板11の半田デイツプなど行う場合の熱ス
トレス、市場での温度、湿度等による熱ストレスの保護
の目的でエポキシ、フェノール樹脂ガラス等のオーバー
コート17が必要な部分にコーティングされている。
本発明のコンデンサ16はスルホール形状でコンデンサ
を形成出来るため第1図に示すように入出力端子18や
チップ部品19や図示してはいないが、リード付きのコ
ンデンサ、抵抗、半導体など部品のリード部をコンデン
サ16の第2の電極15で直接半田付けする事ができる
次に本発明の他の実施例について第2図(al、(b)
を参照に説明する。基板12に細長い溝状の貫通孔20
を設け、この溝状の貫通孔20の右側内面に電極第1の
電極13を形成し、この第1の電極13の基板12の上
面部分は他の部品を接続するランドとなっている。また
溝状の貫通孔20の左側の内面には第2の電極15を形
成し、これもその基板12の上面部はランドとなってい
る。但しこの場合第1の電極13と第2電極15はそれ
ぞれ電気的に接続のない独立のものとなっている。
そしてこの細長い溝状の貫通孔20にコンデンサの誘電
体14が充填されることにより、第1の電極13と第2
電極15の間にコンデンサ16を構成したものである。
なおこの場合も貫通孔20の上下の孔縁はゆるやかなテ
ーパとなっており、その上に第1.第2の電極13.1
5が形成されている。
また上記実施例では、基板12を貫通する貫通孔20を
形成したが、これは基板途中までの穴にして、ここに第
1.第2の電極13.15を設けても良い。
発明の効果 以上のように本発明はコンデンサを基板の板厚部で形成
するので、基板への入出力端子、チップ部品、ICなど
各種電子部品の高密度実装が阻害されることのないもの
となる。特に入出力端子やリード線付きの部品などはリ
ード線の半田付はランドを、貫通孔、または穴の電極で
兼用でき、この点からも高密度実装が実現でき、また配
線部分のないコンデンサであるため、ESR(高周波抵
抗)が小さく、妨害排除効果が低減したりすることもな
くなる。
【図面の簡単な説明】
第1図(a)、(blは本発明の一実施例の配線基板の
断面図と下面図、第2図(a)、(b)は本発明の他の
実施例の断面図と平面図、第3図(al、(blは従来
例の断面図と下面図である。 11・・・・・・配線基板、12・・・・・・基板、1
3・・・・・・第1の電極、14・・・・・・誘電体、
15・・・・・・第2の電極、16・・・・・・コンデ
ンサ、17・・・・・・オーバコート、20・・・・・
・貫通孔。

Claims (2)

    【特許請求の範囲】
  1. (1)基板に設けた貫通孔、または穴の内面に第1の電
    極を形成し、この第1の電極の上面に誘電体を形成し、
    この誘電体の上に第2の電極を形成したことを特徴とす
    る配線基板。
  2. (2)配線基板に設けた貫通孔、または穴の内面に、電
    気的に独立した第1,第2の電極を形成するとともに、
    前記貫通孔、または穴内に誘電体を充填した配線基板。
JP2049756A 1990-03-01 1990-03-01 配線基板 Pending JPH03252193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2049756A JPH03252193A (ja) 1990-03-01 1990-03-01 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2049756A JPH03252193A (ja) 1990-03-01 1990-03-01 配線基板

Publications (1)

Publication Number Publication Date
JPH03252193A true JPH03252193A (ja) 1991-11-11

Family

ID=12840033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2049756A Pending JPH03252193A (ja) 1990-03-01 1990-03-01 配線基板

Country Status (1)

Country Link
JP (1) JPH03252193A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001050823A1 (en) * 1999-12-29 2001-07-12 Intel Corporation Self-aligned coaxial via capacitors
JP2008028188A (ja) * 2006-07-21 2008-02-07 Sharp Corp プリント配線板、プリント配線板の製造方法、及び電子機器
US8558345B2 (en) 2009-11-09 2013-10-15 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias
JP2014222718A (ja) * 2013-05-14 2014-11-27 矢崎総業株式会社 成形回路部品

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001050823A1 (en) * 1999-12-29 2001-07-12 Intel Corporation Self-aligned coaxial via capacitors
US6565730B2 (en) 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
US6963483B2 (en) 1999-12-29 2005-11-08 Intel Corporation Self-aligned coaxial via capacitors
JP2008028188A (ja) * 2006-07-21 2008-02-07 Sharp Corp プリント配線板、プリント配線板の製造方法、及び電子機器
US8558345B2 (en) 2009-11-09 2013-10-15 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias
US8785289B2 (en) 2009-11-09 2014-07-22 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias
JP2014222718A (ja) * 2013-05-14 2014-11-27 矢崎総業株式会社 成形回路部品

Similar Documents

Publication Publication Date Title
US5224021A (en) Surface-mount network device
JPS6149838B2 (ja)
US5083237A (en) Electronic parts and electronic device incorporating the same
JPH03252193A (ja) 配線基板
JPH0115164Y2 (ja)
JPH02301183A (ja) 実装型回路部品の製造方法
JPH0661609A (ja) 回路基板
JPH0720943Y2 (ja) 多層プリント配線板
JPH04118987A (ja) チップ部品の実装方法
JPH0231797Y2 (ja)
JPH01283809A (ja) チップ形電子部品
JP2501678Y2 (ja) 回路基板装置
JPS5915064Y2 (ja) 貫通形コンデンサ
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JPH0533016Y2 (ja)
JPS6242539Y2 (ja)
JPS6347248B2 (ja)
JPH0328591Y2 (ja)
JPH09102426A (ja) チップ型ノイズフイルタ
JPH0639583A (ja) 半田ペースト及び回路基板
JPH0125491Y2 (ja)
JP2949252B2 (ja) チップ形電子部品
JPH04116995A (ja) 部品実装基板およびそのシールド方法
JPS62119964A (ja) 複合回路装置
JPH01217869A (ja) 混成集積回路装置