JPH03253058A - 半導体集積回路の補修方式および半導体集積回路補修システム - Google Patents

半導体集積回路の補修方式および半導体集積回路補修システム

Info

Publication number
JPH03253058A
JPH03253058A JP5064890A JP5064890A JPH03253058A JP H03253058 A JPH03253058 A JP H03253058A JP 5064890 A JP5064890 A JP 5064890A JP 5064890 A JP5064890 A JP 5064890A JP H03253058 A JPH03253058 A JP H03253058A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor integrated
integrated circuit
repair
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5064890A
Other languages
English (en)
Inventor
Katsuki Suzuki
勝喜 鈴木
Takemoto Ishii
建基 石井
Takahiko Takahashi
高橋 貴彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5064890A priority Critical patent/JPH03253058A/ja
Publication of JPH03253058A publication Critical patent/JPH03253058A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体集積回路のチップ製造後に、チップ上
においてで論理変更等を行う半導体集積回路の補修方式
に関するものである。
[従来の技術] 近年、半導体集積回路の高集積化、微細化に伴い半導体
集積回路を構成する回路素子部とこれらを接続する信号
配線とにより構成される論理的接続関係を示す論理情報
が複雑かつ膨大なものとなっている。
このため半導体集積回路に論理不良があってもそれを全
て設計段階で発見することは容易ではない。
また製造工程において不良が発生することもありえる。
そのため、この種の論理不良は装置に実装され、試験さ
れて初めて発見されることになる。この場合、半導体集
積回路を再製することが望ましいが、再製には長期間を
要し、半導体集積回路を搭載する装置の開発に遅れを生
じ好ましくない。
そこで半導体集積回路が製作され、これを用いる装置に
搭載されて論理不良が発見された場合、当該半導体集積
回路のチップ内配線に、−熱切断、接続の加工を行い、
不良箇所の修正を行う技術が種々報告されている。
たとえば、特開昭62−229956号公報に記載され
ているイオンビーム、CVD等による半導体集積回路配
線の接続、切断に関する技術や、特願昭63−1993
60号公報に記載されている接続配線の経路決定に関し
て、デイレイ値等を考慮して配線経路を決定する技術等
が知られている。
[発明が解決しようとする課題] しかし、前記従来技術は、配線経路を割り付ける際のデ
イレイ特性等と補修方法の関係につき考慮されておらず
、融通性にとぼしかった。すなわち、たとえば、試行的
に決定した配線経路のデイレイ特性性が制約違反となっ
た場合は、補修をあきらめなければならない等の問題が
あった。
そこで、本発明は、補修内容に応じて、それに適した補
修方法および配線径路により補修を行うことができる半
導体集積回路の補修方式を提供することを目的とする。
また、併せて、本発明は、補修内容に応じて。
それに適した補修方法および配線径路により、自動的に
補修を行うことができる半導体集積回路の補修システム
を提供することを目的とする。
[課題を解決するための手段] 前記目的達成のために、本発明は、半導体集積回路のチ
ップ製造後に、チップ上で配線パターンの変更を行う半
導体集積回路の補修方式であって、あらかしめ用意した
配線長抵抗の異なる複数の配線種のうちの、変更後にお
ける配線長抵抗制限に応じた配線種を用いて、配線パタ
ーンの変更を行うことを特徴とする第1の半導体集積回
路の補修方式を提供する。
なお、第1の半導体集積回路の補修方式においては、こ
の前記あらかじめ用意した配線長抵抗の異なる複数の配
線種は、断面積の異なる複数の配線種と配線形状の異な
る複数の配線種と金属膜取分の異なる複数の配線種との
、いずれかの複数の配線種、または、これらの複数の配
線種の組み合わせによる複数の配線種であることが望ま
しい。
また、前記目的達成のために、本発明は、半導体集積回
路のチップ製造後に、チップ上で配線パターンの変更を
行う半導体集積回路の補修方式であって、 変更後における配線長抵抗制限を守ことのできる配線幅
を算出し、算出した配線幅の配線により配線パターンの
変更を行うことを特徴とする半導体集積回路の補修方式
を提供する。
また、本発明は、前記目的達成のために、配線パターン
の変更処理時に、あらかじめ用意した配線長抵抗の異な
る複数の配線種より、変更後における配線長抵抗制限に
応じた配線種を決定し、決定した配線種別に応じた配線
パターン変更情報を出力するホストコンピュータと、ホ
ストコンピュータが出力する配線パターン変更情報に従
い、半導体集積回路の配線パターンをチップ上で変更す
る半導体集積回路補修装置とを有することを特徴とする
半導体集積回路補修システムを提供する。
なお、この半導体集積回路補修システムにおいては、前
記半導体集積回路補修装置は、チップ上に配線を作成す
るためのレーザやイオンビーム等のエネルギービームと
ガス供給手段を備え、前記配線パターン変更情報は、エ
ネルギービーム軌道を制御する配線座標情報と配線種別
を指定する識別コードであるようにするのが望ましい。
また、本発明は、少なくとも2以上のエネルギービーム
を同時に発射可能な、2以上のエネルギービームを発射
するエネルギービーム発射手段と、複数のガスを切り替
え供給可能なガス供給手段を備えたことを特徴とする半
導体集積回路補修装置を提供する。
[作 用] 本発明に係る第1の半導体集積回路の補修方式によれば
、あらかじめ配線長抵抗の異なる複数の配線種を用意し
、配線パターン変更後における配線長抵抗制限に応じて
配線種を切り替え、配線パターンの変更を行う。
また、本発明に係る第2の半導体集積回路の補修方式に
よれば、配線パターン変更後における配線長抵抗制限を
守ことのできる配線幅を算出し、算出した配線幅の配線
により配線パターンの変更を行う。
また、本発明に係る半導体集積回路補修システムによれ
ば、ホストコンピュータは、配線パターンの変更処理時
に、あらかじめ用意した配線長抵抗の異なる複数の配線
種より、変更後における配線長抵抗制限に応した配線種
を決定し、決定した配線種別に応じた配線パターン変更
情報を出力する。一方、半導体集積回路補修装置は、ホ
ストコンピュータが出力する配線パターン変更情報に従
い、半導体集積回路の配線パターンをチップ上で変更す
る。
なお、この半導体集積回路補修システムにおいて、前記
半導体集積回路補修装置は、チップ上に配線を作成する
ためのレーザやイオンビーム等のエネルギービームとガ
ス供給手段を備えた場合は、半導体集積回路補修装置は
、配線パターン変更情報中の識別コードに従い、エネル
ギービームの種別やパワーやエネルギービーム軌道やビ
ーム照射時間やガス種別を制御し、配線長抵抗制限を守
ことのできる配線種で配線パターンの変更を行う。
また、本発明に係る、少なくとも2以上のエネルギービ
ームを同時に発射可能な、2以上のエネルギービームを
発射するエネルギービーム発射手段と、複数のガスを切
り替え供給可能なガス供給手段を備えた半導体集積回路
補修装置は、同時に2以上のエネルギービームを発射す
ることにより。
分岐配線パターンを一時に作成する。
[実施例] 以下、本発明の一実施例を説明する。
まず、本実施例に係る半導体集積回路の補修方式につい
て説明する。
第1図に、補修内容の一例を示す。
図示するように、第1図は素子1のソースピンS1と素
子2のシンクピンに1の接続により構成される論理に素
子3のソースS2を接続してWOR論理とする論理変更
を行う場合を示している。
この論理変更を半導体集積回路補修技術で行う場合、5
L−K1間の配線上のAと、S2−に2間の配線上のB
とをレーザCVD等で形成する金属膜等により接続する
が、このようなWOR論理ではSlと82の電位をほぼ
等しく保つために、5l−32間の配線長制限が発生す
る。
第2図は5l−82間の配線長制限の内容をグラフに示
したものである。
ここで、A−B間の配線長を補修配線長と呼び、χ軸に
示し、5l−A間と52−B間の配線長の合計をy軸に
示し、合計の配線長の制限を示したものである。ここで
、仮に5L−A間と82−B間の配線はAQにより形成
されているものとする。
たとえば、補修配線長が1.2maでAQ配線が0.5
mの時(a)の制限ではNGなるため従来技術では補修
を行っても目的とする論理動作が期待できないので補修
不可ということになる。
そこで5本実施例においては、これに対処するために複
数の配線パターンを準備する。
第3図にこれらの配線パターンを示す。
たとえば、(a)は輻Xμmの金属膜で抵抗はに1Ω/
mとする。これに対しくb)は輻2Xμmの金属膜で抵
抗に2Ω/mmとなり、k2<klΩ/mの関係が得ら
れる。さらに(c)は、金属膜を平列配線とすることで
抵抗値はに3Ω/mとなり、k3<klΩ/mの関係が
得られる。
このように金属膜の形状により抵抗値を変える他に、金
属膜を形成する金属の種類の違いによる抵抗値の格差を
付けることも可能であり、たとえば(d)はα金属膜で
(e)はαより抵抗率の小さいβ金属膜とするとαとβ
の抵抗値によりαΩ/ mm >007画の関係が得ら
れる。
さらには、この形状と金属膜の種類の組合わせにより抵
抗値を変えることもできる。この場合は、これら組合わ
せにより作成された配線種について第2図中a、bに示
すように補修配線長制限を定めておく。
そして、−の配線種(第2図中a)の制限でNGとなっ
た場合、配線種をに変えてみる(C)。
これにより、制限値内に納まった場合は、この配線しゆ
で補修を行う。制限内に収まらない場合は、さらに配線
制限がゆるやかな配線種に変更してみる。
以上、本実施例に係る反道程集積回路の補修方式によれ
ば、前記のように配線を部品イメージで扱うことにより
、補修可能な確率を向上することができる。
なお、配線種の優先順位については、抵抗値の他に、加
工精度による歩留り率なども考慮しておくとよい。
また、本実例はVOR論理の電圧降下による制限につい
て示したが、他にも、デイレイ特性他必要とされる要因
について対応を可能とする配線種を用意して、これを使
い分けることにより、同様の効果を得ることができる。
また、これら異なる配線種は、エレメント単位び配線種
を定義することで、同一チップ上で同時に使用すること
も可能である。たとえば、金属膜を形成する金属を変え
る場合は、後述する補修装置において、−度以上、金属
種を決定する配線在留ガスがなくなるまで真空引きを行
って在留ガスを取り除いた後、他のガスを注入し、補修
を行えばよい。
次に、本実施例に係る半導体集積回路の補修システムに
ついて説明する。
第5図に、補修システムの構成を示す。
図中、51はホストコンピュータ、52は記憶装置、5
3は通信回線、54はフロッピディスク、55はNC装
置、56は補修装置、561.562.563.564
はレーザ発信器である。
565.566.567.568はミラー569.57
0.571は集光レンズ、572.573.574.5
75はガスボンベ、576は補修対象半導体集積回路、
577はステージである。
補修装置56において、たとえば、562゜563.5
64は異なるレーザ発振器で、ここから発射されたレー
ザは、それぞれ566.567.568のミラーで反射
して集光レンズ569で集光され補修対象半導体集積回
路576に当たる。
このように、レーザの種類を変化させることにより、形
成される金属膜の抵抗を変えることができる。
また、レーザの出力を変えることによっても金属膜の形
成状態が変わり抵抗を変えることができる。
さらには、集光レンズ569を上下に移動したり、他の
集光レンズ570と変えることにより絞りが変わって金
属膜のH#が変わり抵抗が変えられる。
また、ステージ577を移動させる速度を変えることに
より金属膜の線幅、高さを変え抵抗値を変えることもで
きる。
また、金属膜の成分を変えるのは、572.573.5
74.575のガスを使い分けることにより可能である
。金属膜を形成する例としては、モリブデン、タングス
テン、アルミ、金等が主なものとしである。
以下、本補修システムにおいて、配線長を計算して最適
とされる配線種を自動で割当てる作業を例にとり、本補
修システムの動作について説明する。
第6図に、ホストコンピュータが行う処理手順を示す。
まず、あらかじめ、たとえば、第4図に示すような、補
修配線長と配線幅の関係を求めておく。
また、補修配線長と配線種の関係を求めておく。
次に補修作業が生したら、記憶装置52に格納されてい
る半導体集積回路設計時に作成したCADデータを用い
ながら、補修配線の経路を割り付け(ステップ71)、
配線長のチエツクを行う(ステップ72)。
結果が制限値内の場合は、その時の配線種と経路座標系
をNCファイルに設定する(ステップ74)。
制限値違反の場合は、方式l又は方式2の方法で以下の
処理を行う。方式1の場合は、あらかじめもとめておい
た補修配線長と配線幅の関係(第4図)より制限値を守
るための幅を算出して(ステップ73)、この幅を経路
座標系とを対でNCフィルに設定する(ステップ74)
すなわち、たとえば補修配線長が2mmの時、配線幅が
標準値で2μmmとするとNGとなる。そこで、第4図
に示した関係より配線幅をどこまで広げればよいか算出
する。この場合3μlで制限値内となるので、求めた3
μmmの幅を座標データと対でNCファイルに設定する
方式2の場合は、配線種を切替え(ステップ77)、再
度配線長チエツクを行って(ステップ78)制限値内の
配線種が見つかるまでこれを繰り返す。
制限値内の配線種を見つけた場合、その配線種を経路座
標系と対でNCファイルに設定する(ステップ79)。
なお、あらかじめ補修配線長と配線分岐配線(第3図C
)の関係を求めておき、これをも考慮するようにしても
良い。また前記第1と第2の方式は併用するようにして
も良い。
以上の工程を全ての補修配線について実施した後、上記
で作成したNCファイルをNC装置に渡して、実際に補
修を行う。
このNCファイルの渡し方としては、第5図に示すよう
しく、通信によるもの53の他、フロッピディスク等の
外部記憶媒体によるものであっても良い。
第6図に、このNCファイル内の配線経路の情報のデー
タ形式を示す。
図示するように、配線経路は一般的には2次元のXY座
標系で示される。そして、この各配線経路には配線種や
配線幅が付加されている。
配線種や配IIA輻はコードで格納して、NC装置55
が翻訳する方法の他、直接、その配線を作成するために
NC装置55が行うべき作業内容を、制御命令として格
納しておくようにしても良い。
なお、ここでいう制御命令とは、たとえばレーザ光線の
出力、照射時間、移動速度、絞り等の情報をいい、これ
ら要素の組合わせにより、所望の配線が作成できる。
さて、このNCファイルを受は取ったNC装置55はフ
ァイルの内容に従い、補修装置56を制御し、実際に補
修を行う。
以上のように、本実施例によれば、ホストコンピュータ
51が自動的に配線種や配線幅を決定し、XY座標系デ
ータに付加して格納して補修機に渡すことにより、補修
機制御を自動化可能とすることができ、信頼性を向上さ
せることができる。
なお、最後に、第3図(c)の様な分岐パターンを容易
に形成する手段を以下に示す。
第5図において、レーザ561とレーザ562を同時に
発射する。このレーザ光は別々の反射ミラーと集光レン
ズにより対象半導体集積回路に照射される。
ミラー565と集光レンズ571は、可動式であり、ミ
ラー565の反射角で経路を制御して、kの位置で絞り
を調整する。
これをステージの動きと連動させることにより、容易に
半導体集積回路上に複数の金属膜を形成でき、分岐パタ
ーンを同時に形成することができる。
これにより、別々に複数の金属膜を形成して分岐パター
ンを形成した場合に起こる不具合、すなわち分岐部にお
ける接触抵抗の発生等を防ぐ防ぐことができる。
なお、これらの制御も前記したように、自動制御を行う
ことができる。
以上のように、本実施例によれば、半導体集積回路チッ
プ内配線の一部を切断したり接続して論理変更を行う場
合の配線経路の決定に際して、デイレイ特性、電圧降下
等による配線長制限を直接意識する必要がないため、こ
の要因による論理変更断念という問題を避けることがで
きる。
つまり半導体集積回路補修の自由度が増加する効果があ
る。さらに配線種別を配線経路情報と対にして補修機に
渡すことにより、加工時のレーザCVDの照射時間、場
所のtA整又は、レーザCVDの機種の選択を自動制御
できるので、加工工数の低減、信頼性の向上が行え、歩
留りを向上させる効果がある。さらに装置内に複数のレ
ーザ装置を設置することにより、加工の精度を向上する
ことができる。
以上、本実施例は、接続配線に抵抗値の異なる幾つかの
種別を設定しておく。この中より標準値を1つ定め、こ
の配線により配線経路割付けを行う。経路が決定した後
、デイレイ特性、電圧降下に関する配線長制限をチエツ
クして、違反している場合には、配線の種類を切替えて
、制限値内に納めるようにする。
この種別を配線情報の一部として補修機械に渡し、加工
作業の自動制御を可能とする。これら技術を用いること
により、配線長を意識することなく設計可能としたもの
である。
又配線種をあらかじめ設定しておく方法の他、配線の断
面をどこまで広げたら制限値内に納まるかを算出して、
その値を補修器に渡し制御することでも可能である。
さらにこれら複数の配線を容易にするためには、補修装
置内に複数のレーザ、ガス発射装置を設置することで可
能としたものである。
[発明の効果] 以上のように、本発明によれば、補修内容に応じて、そ
れに適した補修方法および配線径路により補修を行うこ
とができる半導体集積回路の補修方式を提供することが
できる。
また、補修内容に応じて、それに適した補修方法および
配線径路により、自動的に補修を行うことができる半導
体集積回路の補修システムを提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る補修対象WOR論理回
路を示す回路図、第2図は配線制限を示す説明図、第3
図は補修配線種を示す説明図、第4図は補修配線長と配
線幅の関係を示す説明図、第5図は半導体集積回路補修
システムの構成を示すブロック図、第6図はNCファイ
ル内の補修配線情報の格納形式を示す説明図、第7図は
ホストコンピュータにおける補修配線情報の作成手順を
示すフローチャートである。 51・・・ホストコンピュータ、52・・・記憶装置、
53・・・通信回線、54・・・フロッピディスク、5
5・・・NC装置、56・・・補修装置、561.56
2.563.564・・・レーザ発信器、565.56
6.567 、  568  ・・・  ミ  ラ  
−  、   569.   570 .571・・・
集光レンズ、572.573.574.575・・・ガ
スボンベ、576・・・補修対象半導体集積回路、57
7・・・ステージ。 箪 1 図 第 図 ω 第 図 補修配締長mm 第 図

Claims (1)

  1. 【特許請求の範囲】 1、半導体集積回路のチップ製造後に、チップ上で配線
    パターンの変更を行う半導体集積回路の補修方式であっ
    て、 あらかじめ用意した配線長抵抗の異なる複数の配線種の
    うちの、変更後における配線長抵抗制限に応じた配線種
    を用いて、配線パターンの変更を行うことを特徴とする
    半導体集積回路の補修方式。 2、半導体集積回路のチップ製造後に、チップ上で配線
    パターンの変更を行う半導体集積回路の補修方式であっ
    て、 変更後における配線長抵抗制限を守ることのできる配線
    幅を算出し、算出した配線幅の配線により配線パターン
    の変更を行うことを特徴とする半導体集積回路の補修方
    式。 3、請求項1記載の半導体集積回路の補修方式であって
    、 前記あらかじめ用意した配線長抵抗の異なる複数の配線
    種は、断面積の異なる複数の配線種と配線形状の異なる
    複数の配線種と金属膜成分の異なる複数の配線種との、
    いずれかの複数の配線種、または、これらの複数の配線
    種の組み合わせによる複数の配線種であることを特徴と
    する半導体集積回路の補修方式。 4、配線パターンの変更処理時に、あらかじめ用意した
    配線長抵抗の異なる複数の配線種より、変更後における
    配線長抵抗制限に応じた配線種を決定し、決定した配線
    種別に応じた配線パターン変更情報を出力するホストコ
    ンピュータと、ホストコンピュータが出力する配線パタ
    ーン変更情報に従い、半導体集積回路の配線パターンを
    チップ上で変更する半導体集積回路補修装置とを有する
    ことを特徴とする半導体集積回路補修システム。 5、請求項4記載の半導体集積回路補修システムであっ
    て、 前記半導体集積回路補修装置は、チップ上に配線を作成
    するためのエネルギービームとガス供給手段を備え、 前記配線パターン変更情報は、エネルギービーム軌道を
    制御する配線座標情報と配線種別を指定する識別コード
    であることを特徴とする半導体集積回路補修システム。 6、少なくとも2以上のエネルギービームを同時に発射
    可能な、2以上のエネルギービームを発射するエネルギ
    ービーム発射手段と、複数のガスを切り替え供給可能な
    ガス供給手段を備えたことを特徴とする半導体集積回路
    補修装置。
JP5064890A 1990-03-01 1990-03-01 半導体集積回路の補修方式および半導体集積回路補修システム Pending JPH03253058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5064890A JPH03253058A (ja) 1990-03-01 1990-03-01 半導体集積回路の補修方式および半導体集積回路補修システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5064890A JPH03253058A (ja) 1990-03-01 1990-03-01 半導体集積回路の補修方式および半導体集積回路補修システム

Publications (1)

Publication Number Publication Date
JPH03253058A true JPH03253058A (ja) 1991-11-12

Family

ID=12864761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5064890A Pending JPH03253058A (ja) 1990-03-01 1990-03-01 半導体集積回路の補修方式および半導体集積回路補修システム

Country Status (1)

Country Link
JP (1) JPH03253058A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224342A (ja) * 1985-03-29 1986-10-06 Hitachi Ltd Lsi配線修正方法及びその装置
JPS6437035A (en) * 1987-08-03 1989-02-07 Hitachi Ltd Formation of wiring and device therefor
JPH01278044A (ja) * 1988-04-28 1989-11-08 Nec Corp 配線修正方法及びその装置
JPH0211769A (ja) * 1988-06-28 1990-01-16 Hitachi Ltd 光化学気相成長方法およびそれを用いた配線修正装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224342A (ja) * 1985-03-29 1986-10-06 Hitachi Ltd Lsi配線修正方法及びその装置
JPS6437035A (en) * 1987-08-03 1989-02-07 Hitachi Ltd Formation of wiring and device therefor
JPH01278044A (ja) * 1988-04-28 1989-11-08 Nec Corp 配線修正方法及びその装置
JPH0211769A (ja) * 1988-06-28 1990-01-16 Hitachi Ltd 光化学気相成長方法およびそれを用いた配線修正装置

Similar Documents

Publication Publication Date Title
US7469397B2 (en) Automatic trace determination method and apparatus for automatically determining optimal trace positions on substrate using computation
US6874108B1 (en) Fault tolerant operation of reconfigurable devices utilizing an adjustable system clock
US5841660A (en) Method and apparatus for modeling process control
CN101689405B (zh) 调整参数来增加基于激光的晶片处理期间中的产量的系统和方法
US8065649B2 (en) Method and apparatus for routing
US10331840B2 (en) Resource aware method for optimizing wires for slew, slack, or noise
JPH03253058A (ja) 半導体集積回路の補修方式および半導体集積回路補修システム
US6308306B1 (en) Delay route searching method and apparatus for logical circuits, and machine-readable recording medium recording program thereon
GB2344439A (en) Lot carrier control system
US7191421B2 (en) Integrated circuit design apparatus, method and program evaluating condition of functional blocks, assigned to virtual placement regions in each of lower-and higher-rank mounting blocks
CN118426387B (zh) 一种基于物联网的ic载板生产状态监控与分析系统
JPH1119786A (ja) レーザ加工装置及びレーザ加工装置用制御プログラムを記憶した媒体
JP4031239B2 (ja) 加工装置
JPH11245060A (ja) レーザ加工装置
US6330705B1 (en) Method and system for remodeling, designing, and editing a printed wiring board using a computer aided design system
US20060075370A1 (en) Method and apparatus for automating post-tape release VLSI modifications
US7076758B1 (en) Using router feedback for placement improvements for logic design
JPH02236779A (ja) スキャンパス接続方式
JP3999796B2 (ja) 加工計画方法、装置、及び、加工方法、装置
O’Flynn et al. Computer-based concurrent engineering systems
JPH04107953A (ja) 半導体装置の配線方法
JP3721304B2 (ja) めっき引き出し線の配線方法
JP2760517B2 (ja) 半導体集積回路補修支援方法および装置
US7127698B2 (en) Method for reducing reticle set cost
JP2585774B2 (ja) 薄膜配線、配線方法および薄膜配線形成装置、ならびに、ic