JPH03254046A - マイクロ真空管とその製造方法 - Google Patents
マイクロ真空管とその製造方法Info
- Publication number
- JPH03254046A JPH03254046A JP5207690A JP5207690A JPH03254046A JP H03254046 A JPH03254046 A JP H03254046A JP 5207690 A JP5207690 A JP 5207690A JP 5207690 A JP5207690 A JP 5207690A JP H03254046 A JPH03254046 A JP H03254046A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- electrode
- resist
- vacuum tube
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、マイクロ真空管とその製造方法に関するも
のである。
のである。
［従来の技術１
従来のマイクロ真空管の代表的な断面構造を第３図に示
す。
す。
この構造は、半導体基板１０上に絶縁膜８を形成後、カ
ソード電極を形成する部分のみ絶縁膜８をエツチングし
て、その部分に真空蒸着法またはスパッタ法によりカソ
ード電極５を形成し、絶縁膜８の上にグリッド電極４．
アノード電極６を真空蒸着等の方法で形成したものであ
る。カソード電極５は熱電子放出係数の高い金属で形成
され、これに電圧をかけ、カソード・アノード間で熱電
子のやり取りをするもので、この熱電子の制御をグリッ
ド電極４の負電圧の強弱により行うものである。このよ
うな構造において、熱電子は半導体基板１０に対して曲
率半径を持つような軌道を有する。
ソード電極を形成する部分のみ絶縁膜８をエツチングし
て、その部分に真空蒸着法またはスパッタ法によりカソ
ード電極５を形成し、絶縁膜８の上にグリッド電極４．
アノード電極６を真空蒸着等の方法で形成したものであ
る。カソード電極５は熱電子放出係数の高い金属で形成
され、これに電圧をかけ、カソード・アノード間で熱電
子のやり取りをするもので、この熱電子の制御をグリッ
ド電極４の負電圧の強弱により行うものである。このよ
うな構造において、熱電子は半導体基板１０に対して曲
率半径を持つような軌道を有する。
その後、熱電子の軌道を半導体基板１０に対して平行に
したマイクロ真空管が提案された。この従来例の断面構
造を第４図に示す。カソード電極５、アノード電極６は
半導体基板１０をリセスエッチングした場合の結晶面方
向に依存して生ずる突起構造を利用して形成する。
したマイクロ真空管が提案された。この従来例の断面構
造を第４図に示す。カソード電極５、アノード電極６は
半導体基板１０をリセスエッチングした場合の結晶面方
向に依存して生ずる突起構造を利用して形成する。
突起部は上部がｎ層（またはｎ層層）９になっており、
その下層は半絶縁性となっている。熱電子は半導体で構
成されたｎ層（またはｎ層層）カソード・アノード間を
走行し、グリッド電極４の負電圧の強弱により制御され
る。
その下層は半絶縁性となっている。熱電子は半導体で構
成されたｎ層（またはｎ層層）カソード・アノード間を
走行し、グリッド電極４の負電圧の強弱により制御され
る。
なお、第３図、第４図の構造のものはともに従来から考
えられていた真空管を半導体を用いて形成したものであ
る。
えられていた真空管を半導体を用いて形成したものであ
る。
〔発明が解決しようとする課題］
上記第３図のような構造のものは、熱電子の走行方向が
基板に対して曲率半径を持つような方向なので熱電子の
走行に時間がかかったり、素子を集積するのが困難であ
る。
基板に対して曲率半径を持つような方向なので熱電子の
走行に時間がかかったり、素子を集積するのが困難であ
る。
また、第４図のような構造のものは、熱電子の走行方向
が基板に対して平行なので、熱電子の走行が第３図の構
造のものよりもスムーズで、集積化しやすい。しかし、
カソード電極５．アノード電極６を鋭利な方形状構造に
するのに限界がある。また、熱電子放出材料として半導
体を用いる関係上、金属を用いるよりも熱電子放出効率
が悪くなる。
が基板に対して平行なので、熱電子の走行が第３図の構
造のものよりもスムーズで、集積化しやすい。しかし、
カソード電極５．アノード電極６を鋭利な方形状構造に
するのに限界がある。また、熱電子放出材料として半導
体を用いる関係上、金属を用いるよりも熱電子放出効率
が悪くなる。
この発明は、上述した各々の問題点を解消するためにな
されたもので、熱電子の走行方向を基板に対して平行に
するとともに、熱電子放出効率を向上せしめたマイクロ
真空管とその製造方法を得ることを目的とする。
されたもので、熱電子の走行方向を基板に対して平行に
するとともに、熱電子放出効率を向上せしめたマイクロ
真空管とその製造方法を得ることを目的とする。
［課題を解決するための手段１
この発明に係る請求項 （１）に記載のマイクロ真空管
は、基板上に熱電子放出係数が高い金属層を形成し、こ
の金属層を少なくとも一方が鋭利な月形状となるように
エツチングを施し、この金属層上に前記カソード電極お
よびアノード電極をそれぞれ形成したものである。
は、基板上に熱電子放出係数が高い金属層を形成し、こ
の金属層を少なくとも一方が鋭利な月形状となるように
エツチングを施し、この金属層上に前記カソード電極お
よびアノード電極をそれぞれ形成したものである。
また、請求項 （２）に記載の製造方法は、基板上にカ
ソード電極およびアノード電極を構成する熱電子放出係
数が高い材料からなる金属層を形成した後、レジストパ
ターンをマスクにして前記金属層およびレジストパター
ンの後退エツチングを行い、その後、前記エツチングさ
れた金属層およびレジストパターンをマスクにして前記
金属層の下地の材料をアンダカットして前記金属層の少
なくとも一方を鋭利な月形状とし、さらに、前記アンダ
カットされたリセス部にグリッド電極を、前記銅金属層
上にカソード電極およびアノード電極をそれぞれ形成す
るものである。
ソード電極およびアノード電極を構成する熱電子放出係
数が高い材料からなる金属層を形成した後、レジストパ
ターンをマスクにして前記金属層およびレジストパター
ンの後退エツチングを行い、その後、前記エツチングさ
れた金属層およびレジストパターンをマスクにして前記
金属層の下地の材料をアンダカットして前記金属層の少
なくとも一方を鋭利な月形状とし、さらに、前記アンダ
カットされたリセス部にグリッド電極を、前記銅金属層
上にカソード電極およびアノード電極をそれぞれ形成す
るものである。
［作用］
この発明の請求項 （１）においては、熱電子が基板に
対して平行に直線的な軌道を有する１：とにより、デバ
イス構成上での遅延時間が少なく、集積化が容易となる
。
対して平行に直線的な軌道を有する１：とにより、デバ
イス構成上での遅延時間が少なく、集積化が容易となる
。
また、請求項 （２）においては、熱電子放出係数の高
い金属層を鋭利な方形状構造にレジストの後退エツチン
グを用いたＲＩＥと、下地材料をアンダカットエッチン
グして構成するので、カソード、アノードの画電極間隔
を比較的正確に制御でき、かつ高い熱電子放出効率が得
られる。
い金属層を鋭利な方形状構造にレジストの後退エツチン
グを用いたＲＩＥと、下地材料をアンダカットエッチン
グして構成するので、カソード、アノードの画電極間隔
を比較的正確に制御でき、かつ高い熱電子放出効率が得
られる。
［実施例］
以下、この発明を図面を用いて説明する。
第１１はこの発明によるマイクロ真空管の一実施例を示
す断面構造図である。
す断面構造図である。
第１図において、１は半絶縁性基板、２はｉ層（アンド
ープバッファ層）、３は熱電子放出係数の高い金属層で
、例えばＭｏ、Ｗ等の金属が用いられる。なお、この金
属のいくつかの例を第１表に示す。４↓ｊ゛グリツド電
極、５．６は互いに勾回し、か−少なくとも一方が鋭利
な方形状構造０）う・ノード電極およびアノード電極で
ある。このようにカソード電極５．アノード電極６の少
なくとも一方を鋭利な方形状構造とすることにより、熱
電子の走行距離が短かくなり、集積度が高いマイクロ真
空管が得られる。
ープバッファ層）、３は熱電子放出係数の高い金属層で
、例えばＭｏ、Ｗ等の金属が用いられる。なお、この金
属のいくつかの例を第１表に示す。４↓ｊ゛グリツド電
極、５．６は互いに勾回し、か−少なくとも一方が鋭利
な方形状構造０）う・ノード電極およびアノード電極で
ある。このようにカソード電極５．アノード電極６の少
なくとも一方を鋭利な方形状構造とすることにより、熱
電子の走行距離が短かくなり、集積度が高いマイクロ真
空管が得られる。
第 １ 表 いくつかの 金属の Ａ、 Ｖ φ
および 融点法に、第１図のマイクロ真空管の製造方法
を第２図（ａ）〜（ｄ）に基づいて説明する。
および 融点法に、第１図のマイクロ真空管の製造方法
を第２図（ａ）〜（ｄ）に基づいて説明する。
まず、第２図（ａ）に示すように、半絶縁性基板（ここ
では半導体を用いるが、特に半導体には限定されない）
１上にエピタキシャル成長法（例えばＣＶＤ、ＭＯＣＶ
Ｄ、ＭＢＥ法等）で、１層２を形成する。さらに真空蒸
着法あるいはスパッタ法により熱電子放出係数の高い金
属層（例えばＭｏ、Ｗ等を用いると、加工するのも容易
で、現在のところ有力なカソード、アノードの電極材料
である。しかし、他の金属を用いてもそれは充分に可能
である。）３を堆積させて、その上にレジストアを塗布
する。
では半導体を用いるが、特に半導体には限定されない）
１上にエピタキシャル成長法（例えばＣＶＤ、ＭＯＣＶ
Ｄ、ＭＢＥ法等）で、１層２を形成する。さらに真空蒸
着法あるいはスパッタ法により熱電子放出係数の高い金
属層（例えばＭｏ、Ｗ等を用いると、加工するのも容易
で、現在のところ有力なカソード、アノードの電極材料
である。しかし、他の金属を用いてもそれは充分に可能
である。）３を堆積させて、その上にレジストアを塗布
する。
その後、カソード、アノード電極を離したい距離（目的
とするデバイスにより異なるが、数μｍのオーダ）だけ
レジストアに窓開はエツチングを行う。
とするデバイスにより異なるが、数μｍのオーダ）だけ
レジストアに窓開はエツチングを行う。
次に、第２図（ｂ）に示すように、ＲＩ Ｅ （Ｒｅ−
ａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いたレジ
スト７の後退エツチング（レジストアの後退エツチング
はＲＩＥ実施時の圧力、ガス流量を調節することにより
容易に実施される。この際の金属ニレジストの選択比と
して１〜３程度が得られる。）で金属層３の半絶縁性基
板１に近い方がとがるように１層２が露出するまでエツ
チングを実施する。
ａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いたレジ
スト７の後退エツチング（レジストアの後退エツチング
はＲＩＥ実施時の圧力、ガス流量を調節することにより
容易に実施される。この際の金属ニレジストの選択比と
して１〜３程度が得られる。）で金属層３の半絶縁性基
板１に近い方がとがるように１層２が露出するまでエツ
チングを実施する。
次に、第２図（ｂ）の工程で露出した１層２を、第２図
（Ｃ）に示すように、レジストアおよび金属層３をマス
クとしてアンダカットが生じるようにエツチングする。
（Ｃ）に示すように、レジストアおよび金属層３をマス
クとしてアンダカットが生じるようにエツチングする。
アンダカットはウェットエツチングでも、ＲＩＥでイオ
ンボンバード効果が弱くなる条件（プラズマエツチング
でも可能）でも容易に得ることができる。エツチング深
さは金属層３を充分に鋭利にできる程度で良い。なお、
１層２の下地は半絶縁性基板１なので、特に深さによる
律速はない。したがって、製造上の再現性も良好である
。
ンボンバード効果が弱くなる条件（プラズマエツチング
でも可能）でも容易に得ることができる。エツチング深
さは金属層３を充分に鋭利にできる程度で良い。なお、
１層２の下地は半絶縁性基板１なので、特に深さによる
律速はない。したがって、製造上の再現性も良好である
。
次に、第２図（ｄ）に示すように、下部のグリッド電極
４を真空蒸着またはスパッタ法で形成した後、レジスト
アを除去して、カソード電極５゜アノード電極６および
上部のグリッド電極４を形成して、マイクロ真空管が構
成される。なお、上部のグリッド電極４はなくてもマイ
クロ真空管として動作するが、あった方が熱電子の制御
性は良い。形成する場合はエアブリッジを用いる。
４を真空蒸着またはスパッタ法で形成した後、レジスト
アを除去して、カソード電極５゜アノード電極６および
上部のグリッド電極４を形成して、マイクロ真空管が構
成される。なお、上部のグリッド電極４はなくてもマイ
クロ真空管として動作するが、あった方が熱電子の制御
性は良い。形成する場合はエアブリッジを用いる。
なお、上記実施例では半絶縁性基板１を用いたが、特に
半導体を用いる必要はなく、サファイヤ基板や、Ｓｉ基
板に熱酸化膜をコーティングしたものでも、上述した同
様のプロセスが適用できる。また、半絶縁性基板１に１
層２をエピタキシャル成長しているが、これを省略して
直接半絶縁性基板１を用いても良い。
半導体を用いる必要はなく、サファイヤ基板や、Ｓｉ基
板に熱酸化膜をコーティングしたものでも、上述した同
様のプロセスが適用できる。また、半絶縁性基板１に１
層２をエピタキシャル成長しているが、これを省略して
直接半絶縁性基板１を用いても良い。
〔発明の効果１
以上述べたように、この発明の請求項 （１）に記載の
発明は、基板上に熱電子放出係数が高い金属層を形成し
、この金属層を少なくとも一方が鋭利な刃形状となるよ
うにエツチングを施し、この金属層上に前記カソード電
極およびアノード電極をそれぞれ形成したので、熱電子
の放出効率が向上するとともに、熱電子の走行距離が短
くでき、デバイスを構成する上での遅延時間が少なくて
すむマイクロ真空管が得られる。
発明は、基板上に熱電子放出係数が高い金属層を形成し
、この金属層を少なくとも一方が鋭利な刃形状となるよ
うにエツチングを施し、この金属層上に前記カソード電
極およびアノード電極をそれぞれ形成したので、熱電子
の放出効率が向上するとともに、熱電子の走行距離が短
くでき、デバイスを構成する上での遅延時間が少なくて
すむマイクロ真空管が得られる。
また、請求項 （２）に記載の製造方法は、基板上にカ
ソード電極およびアノード電極を構成する熱電子放出係
数が高い金属層を形成した後、レジストパターンをマス
クにして前記金属層およびレジストパターンの後退エツ
チングを行い、その後、前記エツチングされた金属層お
よびレジストパターンをマスクにして前記金属層の下地
の材料をアンダカットして前記金属層の少なくとも一方
を鋭利な刃形状とし、さらに、前記アンダカットされた
リセス部にグリッド電極を、前記両金鳳層上にカソード
電極およびアノード電極をそれぞれ形成するので、カソ
ード電極、アノード電極の方形状の鋭利な構造が比較的
容易に得られ、カソード電極、アノード電極の間隔の制
御が正確、かつ容易に実施でき、集積度を高くすること
ができる等の効果が得られる。
ソード電極およびアノード電極を構成する熱電子放出係
数が高い金属層を形成した後、レジストパターンをマス
クにして前記金属層およびレジストパターンの後退エツ
チングを行い、その後、前記エツチングされた金属層お
よびレジストパターンをマスクにして前記金属層の下地
の材料をアンダカットして前記金属層の少なくとも一方
を鋭利な刃形状とし、さらに、前記アンダカットされた
リセス部にグリッド電極を、前記両金鳳層上にカソード
電極およびアノード電極をそれぞれ形成するので、カソ
ード電極、アノード電極の方形状の鋭利な構造が比較的
容易に得られ、カソード電極、アノード電極の間隔の制
御が正確、かつ容易に実施でき、集積度を高くすること
ができる等の効果が得られる。
第１図はこの発明のマイクロ真空管の一実施例を示す断
面図、第２図は、第１図のマイクロ真空管の製造方法を
示す工程断面図、第３図および第４図は従来構造のマイ
クロ真空管を示す断面図である。 図において、１は半絶縁性基板、２はｉ層、３は金属層
、４はグリッド電極、５はカソード電極、６はアノード
電極、７はホトレジストを示している。 なお、各図中の同一符号は同一または相当部分を示す。
面図、第２図は、第１図のマイクロ真空管の製造方法を
示す工程断面図、第３図および第４図は従来構造のマイ
クロ真空管を示す断面図である。 図において、１は半絶縁性基板、２はｉ層、３は金属層
、４はグリッド電極、５はカソード電極、６はアノード
電極、７はホトレジストを示している。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (2)
- （１）基板上に形成されたカソード電極とアノード電極
間を熱電子が前記基板に対して平行に走行するマイクロ
真空管において、前記基板上に熱電子放出係数が高い金
属層を形成し、この金属層を少なくとも一方が鋭利な刃
形状となるようにエッチングを施し、この金属層上に前
記カソード電極およびアノード電極をそれぞれ形成した
ことを特徴とするマイクロ真空管。 - （２）基板上にカソード電極およびアノード電極を構成
する熱電子放出係数が高い材料からなる金属層を形成し
た後、レジストパターンをマスクにして前記金属層およ
びレジストパターンの後退エッチングを行い、その後、
前記エッチングされた金属層およびレジストパターンを
マスクにして前記金属層の下地の材料をアンダカットし
て前記金属層の少なくとも一方を鋭利な刃形状とし、さ
らに、前記アンダカットされたリセス部にグリッド電極
を、前記両金属層上にカソード電極およびアノード電極
をそれぞれ形成することを特徴とするマイクロ真空管の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5207690A JPH03254046A (ja) | 1990-03-01 | 1990-03-01 | マイクロ真空管とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5207690A JPH03254046A (ja) | 1990-03-01 | 1990-03-01 | マイクロ真空管とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03254046A true JPH03254046A (ja) | 1991-11-13 |
Family
ID=12904730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5207690A Pending JPH03254046A (ja) | 1990-03-01 | 1990-03-01 | マイクロ真空管とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03254046A (ja) |
-
1990
- 1990-03-01 JP JP5207690A patent/JPH03254046A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5192240A (en) | Method of manufacturing a microelectronic vacuum device | |
| JP3070469B2 (ja) | 電界放射冷陰極およびその製造方法 | |
| US5148079A (en) | Planar type cold cathode with sharp tip ends and manufacturing method therefor | |
| US5214346A (en) | Microelectronic vacuum field emission device | |
| US5757344A (en) | Cold cathode emitter element | |
| JP2968014B2 (ja) | 微小真空管及びその製造方法 | |
| JPH04137327A (ja) | 電界放出素子及びその製造方法 | |
| JPH08287819A (ja) | 電界効果電子放出素子及びその製造方法 | |
| US5502314A (en) | Field-emission element having a cathode with a small radius | |
| JP2918637B2 (ja) | 微小真空管及びその製造方法 | |
| EP0637050B1 (en) | A method of fabricating a field emitter | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| US5857885A (en) | Methods of forming field emission devices with self-aligned gate structure | |
| KR100322696B1 (ko) | 전계효과전자방출용마이크로-팁및그제조방법 | |
| JPH03295131A (ja) | 電界放出素子およびその製造方法 | |
| WO2017190511A1 (zh) | 场发射器件及其制作方法 | |
| JPH0574327A (ja) | 電子放出素子 | |
| JP2912635B2 (ja) | 半導体装置 | |
| JP3127054B2 (ja) | 電界放出型真空管 | |
| JPH03261040A (ja) | マイクロ真空管およびその製造方法 | |
| KR960005331B1 (ko) | 측벽을 이용한 전자방출 기판 제조방법 | |
| JP2738197B2 (ja) | 電子放出素子 | |
| JPH03252029A (ja) | 半導体装置及びその製造方法 | |
| JP3190930B2 (ja) | 電界放出型電子銃素子及びその製造方法 | |
| JPH0668787A (ja) | フィールドエミッタの作製方法 |