JPH03254172A - 混成集積回路の判別方法 - Google Patents
混成集積回路の判別方法Info
- Publication number
- JPH03254172A JPH03254172A JP2052513A JP5251390A JPH03254172A JP H03254172 A JPH03254172 A JP H03254172A JP 2052513 A JP2052513 A JP 2052513A JP 5251390 A JP5251390 A JP 5251390A JP H03254172 A JPH03254172 A JP H03254172A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- thick film
- hybrid integrated
- conductor pattern
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、混成集積回路基板並びに、該混成集積回路
基板に形成された厚膜抵抗を判別する混成集積回路の判
別方法に関し、さらに詳細には、混成集積回路基板に導
体パターンと該導体バタンより幅広の幅広部とを厚膜ス
クリーン印刷により形成して、該幅広部をレーザ光によ
り切欠き切欠判別溝を形成して、該切欠判別溝を判別す
ることにより、前記厚膜スクリーン印刷により共通パタ
ーン形状に形成された混成集積回路基板並びに厚膜抵抗
等よりなる混成集積回路を判別する混成集積回路の判別
方法に関するものである。
基板に形成された厚膜抵抗を判別する混成集積回路の判
別方法に関し、さらに詳細には、混成集積回路基板に導
体パターンと該導体バタンより幅広の幅広部とを厚膜ス
クリーン印刷により形成して、該幅広部をレーザ光によ
り切欠き切欠判別溝を形成して、該切欠判別溝を判別す
ることにより、前記厚膜スクリーン印刷により共通パタ
ーン形状に形成された混成集積回路基板並びに厚膜抵抗
等よりなる混成集積回路を判別する混成集積回路の判別
方法に関するものである。
（従来の技術）
一般に、混成集積回路は、大別して厚膜混成集積回路と
薄膜混成集積回路とがある。
薄膜混成集積回路とがある。
このうち前者の厚膜混成集積回路は、第三図（ａ）に示
すように形成されている。
すように形成されている。
アルミナ等の材質を有する混成集積回路基板ｌａの主面
には、Ａｇ／Ｐｄ（銀パラジウム）と微粒形ガラスと有
機溶剤とをペースト状に混練した導体ペーストを、図示
しない厚膜導体スクリーンを使用することにより、厚膜
スクリーン印刷して導体パターン２．２′が設けられる
。
には、Ａｇ／Ｐｄ（銀パラジウム）と微粒形ガラスと有
機溶剤とをペースト状に混練した導体ペーストを、図示
しない厚膜導体スクリーンを使用することにより、厚膜
スクリーン印刷して導体パターン２．２′が設けられる
。
混成集積回路基板１ａに印刷された導体パターン２．２
′は、図示しない乾燥炉並びに焼成炉を使用して各々乾
燥並びに焼成されて、該混成集積回路基板１ａに焼き付
けられる。
′は、図示しない乾燥炉並びに焼成炉を使用して各々乾
燥並びに焼成されて、該混成集積回路基板１ａに焼き付
けられる。
次に、ＲｕＯユ（酸化ルテニウム）と微粒形ガラスと有
機溶剤とをペースト状に混練した例えば５０Ω／口のシ
ート抵抗値を有する厚膜抵抗ペーストを、図示しない厚
膜抵抗スクリーンを使用することにより、厚膜スクリー
ン印刷して８０Ωの厚膜抵抗３が設けられる。
機溶剤とをペースト状に混練した例えば５０Ω／口のシ
ート抵抗値を有する厚膜抵抗ペーストを、図示しない厚
膜抵抗スクリーンを使用することにより、厚膜スクリー
ン印刷して８０Ωの厚膜抵抗３が設けられる。
この際、８０Ωの厚膜抵抗３は、前記導体パターン２と
導体パターン２′との間に印刷されるとともに、該８０
Ωの厚膜抵抗３の両側部が該導体パターン２．２′に重
合するように印刷されている。
導体パターン２′との間に印刷されるとともに、該８０
Ωの厚膜抵抗３の両側部が該導体パターン２．２′に重
合するように印刷されている。
混成集積回路基板１ａに印刷された８０Ωの厚膜抵抗３
は、図示しない乾燥炉並びに焼成炉を使用して各々乾燥
並びに焼成されて、該脛成集積回路基板１ａに焼き付け
られるとともに、前記導体パターン２．２ と電気的に
接続される。
は、図示しない乾燥炉並びに焼成炉を使用して各々乾燥
並びに焼成されて、該脛成集積回路基板１ａに焼き付け
られるとともに、前記導体パターン２．２ と電気的に
接続される。
しかる後、８０Ωの厚膜抵抗３は、図示しないＹＡＧレ
ーザ装置等により抵抗トリミングされて正確に８０Ωの
抵抗値に調整される。
ーザ装置等により抵抗トリミングされて正確に８０Ωの
抵抗値に調整される。
なお、５０Ω／口のシート抵抗値を有する抵抗ペースト
を使用すると、形成される厚膜抵抗の形状寸ｒ去におい
て、該厚膜抵抗の縦横比か１ ｌの場合には５０Ωの抵
抗値を有する厚膜抵抗が形成され、また縦横比が１・２
の場合には１００Ωの抵抗値を有する厚膜抵抗が形成さ
れる。
を使用すると、形成される厚膜抵抗の形状寸ｒ去におい
て、該厚膜抵抗の縦横比か１ ｌの場合には５０Ωの抵
抗値を有する厚膜抵抗が形成され、また縦横比が１・２
の場合には１００Ωの抵抗値を有する厚膜抵抗が形成さ
れる。
また、第四図（ｂ）及び（Ｃ）に示すように、混成集積
回路基板１ａにで使用された厚膜導体スクリーンと厚膜
抵抗スクリーンとにより、同一パターン形状に印刷形成
されて、混成集積回路基板１ｂと混成集積回路基板１ｃ
とが形成される。
回路基板１ａにで使用された厚膜導体スクリーンと厚膜
抵抗スクリーンとにより、同一パターン形状に印刷形成
されて、混成集積回路基板１ｂと混成集積回路基板１ｃ
とが形成される。
混成集積回路基板１ｂと混成集積回路基板ＩＣとは、各
々１００Ωの厚膜抵抗４と１２０Ωの厚膜抵抗５とに抵
抗トリミングされて、抵抗値が調整される。
々１００Ωの厚膜抵抗４と１２０Ωの厚膜抵抗５とに抵
抗トリミングされて、抵抗値が調整される。
混成集積回路の設計の変更または機種等の変更が、多少
の厚膜抵抗の抵抗値変更の場合には、上記のように、抵
抗トリミングすることにより対応している。
の厚膜抵抗の抵抗値変更の場合には、上記のように、抵
抗トリミングすることにより対応している。
この種の厚膜混成集積回路において、混成集積回路基板
１ａと混成集積回路基板１ｂと混成集積回路基板１ｃと
を区別する場合、各種混成集積回路毎に厚膜印刷スクリ
ーンを作成し、厚膜スクリーン印刷にて品名あるいは任
意の記号等を、各種混成集積回路毎に設けられた各々表
示部６．７゜８に印刷表示して、各種混成集積回路の判
別を行っている。
１ａと混成集積回路基板１ｂと混成集積回路基板１ｃと
を区別する場合、各種混成集積回路毎に厚膜印刷スクリ
ーンを作成し、厚膜スクリーン印刷にて品名あるいは任
意の記号等を、各種混成集積回路毎に設けられた各々表
示部６．７゜８に印刷表示して、各種混成集積回路の判
別を行っている。
（発明が解決しようとする課題）
しかしながら、上記従来の混成集積回路の判別方法によ
れば、設計の変更または機種等の変更により厚膜抵抗値
を変更する場合に、同一パターン形状の混成集積回路が
形成された混成集積回路基板を使用して、抵抗トリミン
グすることにより対応しているが、パターン形状が同一
であるため、各種混成集積回路基板毎に判別記号等を印
刷する厚膜印刷スクリーンを作成する必要があり、多く
の労力、費用及び時間がかかるという問題点があった。
れば、設計の変更または機種等の変更により厚膜抵抗値
を変更する場合に、同一パターン形状の混成集積回路が
形成された混成集積回路基板を使用して、抵抗トリミン
グすることにより対応しているが、パターン形状が同一
であるため、各種混成集積回路基板毎に判別記号等を印
刷する厚膜印刷スクリーンを作成する必要があり、多く
の労力、費用及び時間がかかるという問題点があった。
また、混成集積回路基板上に形成された各種厚膜抵抗の
抵抗値を判別する方法は、該厚膜抵抗の近傍に抵抗値を
印刷表示することにより行っているが、該厚膜抵抗の抵
抗値の変更に際しては、新たに厚膜印刷スクリーンを作
成しなければならないという問題点があった。
抵抗値を判別する方法は、該厚膜抵抗の近傍に抵抗値を
印刷表示することにより行っているが、該厚膜抵抗の抵
抗値の変更に際しては、新たに厚膜印刷スクリーンを作
成しなければならないという問題点があった。
本発明は、上記事情に鑑みてなされたものであり、導体
パターンに幅広部を設けて、導体パターンが厚膜スクリ
ーン印刷されるとともに該幅広部が印刷形成されて、厚
膜抵抗を抵抗トリミングする際に、レーザ光を照射して
該幅広部に切欠判別溝を切欠いて、該切欠判別溝により
各種混成集積回路を判別することにより、各種混成集積
回路毎に厚膜印刷スクリーンを作成する必要をなくした
混成集積回路の判別方法を提供するものである。
パターンに幅広部を設けて、導体パターンが厚膜スクリ
ーン印刷されるとともに該幅広部が印刷形成されて、厚
膜抵抗を抵抗トリミングする際に、レーザ光を照射して
該幅広部に切欠判別溝を切欠いて、該切欠判別溝により
各種混成集積回路を判別することにより、各種混成集積
回路毎に厚膜印刷スクリーンを作成する必要をなくした
混成集積回路の判別方法を提供するものである。
体パターン部に、該導体パターンより幅広なる少なくと
も一つの幅広部を形成し、該幅広部にレーザ光を照射す
ることにより該幅広部の少なくとも一部に判別溝を切欠
形成するとともに２該判別溝を判別することにより、上
記目的を達成するものである。
も一つの幅広部を形成し、該幅広部にレーザ光を照射す
ることにより該幅広部の少なくとも一部に判別溝を切欠
形成するとともに２該判別溝を判別することにより、上
記目的を達成するものである。
（課題を解決するための手段）
上記目的を達成するために、この発明は、混成集積回路
基板に導体パターンと、該導体パターンより幅広なる少
なくとも一つの幅広部と、を厚膜スクリーン印刷・する
ことにより形成し、前記幅広部にレーザ光を照射するこ
とにより該幅広部の少なくとも一部に判別溝を切欠形成
するとともに、該判別溝を判別することにより、前記混
成集積回路基板の判別を行うことにより、上記目的を達
成するものである。
基板に導体パターンと、該導体パターンより幅広なる少
なくとも一つの幅広部と、を厚膜スクリーン印刷・する
ことにより形成し、前記幅広部にレーザ光を照射するこ
とにより該幅広部の少なくとも一部に判別溝を切欠形成
するとともに、該判別溝を判別することにより、前記混
成集積回路基板の判別を行うことにより、上記目的を達
成するものである。
また、本発明の混成集積回路の判別方法は、導体パター
ンに一部が重合するように厚膜スクリーン印刷されるこ
とにより所二成される厚膜抵抗の導（作用） 本発明においては、導体パターンを印刷するとともに幅
広部が印刷形成されて、厚膜抵抗トリミングされる際に
、該幅広部にレーザ光を照射して切欠判別溝を切欠いて
、該切欠判別溝により各種混成集積回路基板並びに厚膜
抵抗の判別を行っているため、設計または機種変更によ
る各混成集積回路基板毎、または抵抗値変更による各種
厚膜抵抗毎に判別表示用の厚膜印刷スクリーンを作成す
る必要がなくなり、該厚膜スクリーンの作成費用並びに
時間等が削減でき、さらに各種混成集積回路基板同士が
混入する恐れをなくすることができる。
ンに一部が重合するように厚膜スクリーン印刷されるこ
とにより所二成される厚膜抵抗の導（作用） 本発明においては、導体パターンを印刷するとともに幅
広部が印刷形成されて、厚膜抵抗トリミングされる際に
、該幅広部にレーザ光を照射して切欠判別溝を切欠いて
、該切欠判別溝により各種混成集積回路基板並びに厚膜
抵抗の判別を行っているため、設計または機種変更によ
る各混成集積回路基板毎、または抵抗値変更による各種
厚膜抵抗毎に判別表示用の厚膜印刷スクリーンを作成す
る必要がなくなり、該厚膜スクリーンの作成費用並びに
時間等が削減でき、さらに各種混成集積回路基板同士が
混入する恐れをなくすることができる。
（実施例）
請求項１記載の本発明に係わる混成集積回路の判別方法
の実施例を、図面に基いて詳細に説明する。
の実施例を、図面に基いて詳細に説明する。
第一図（ａ）〜（ｃ）は本発明に係わる混成集積回路の
判別方法の実施例を示す平面図、第二図は本発明に係わ
る他の実施例を示す平面図が示されている。
判別方法の実施例を示す平面図、第二図は本発明に係わ
る他の実施例を示す平面図が示されている。
第一図（ａ）に示すように、アルミナ等の材質を有する
混成集積回路基板１０ａの主面には、Ａｇ／Ｐｄ（銀パ
ラジウム）と微粒形ガラスと有機溶剤とをペースト状に
混練した導体ペーストを、図示しない厚膜導体スクリー
ンを使用することにより、厚膜スクリーン印刷して第一
の導体パターン１１と第二の導体バクーン１２とが設け
られている。
混成集積回路基板１０ａの主面には、Ａｇ／Ｐｄ（銀パ
ラジウム）と微粒形ガラスと有機溶剤とをペースト状に
混練した導体ペーストを、図示しない厚膜導体スクリー
ンを使用することにより、厚膜スクリーン印刷して第一
の導体パターン１１と第二の導体バクーン１２とが設け
られている。
この際、第一の導体パターン１１には、第二の導体パタ
ーン１２側に向かって、該第−の導体パターン１１より
幅広な幅広部１３が設けられている。
ーン１２側に向かって、該第−の導体パターン１１より
幅広な幅広部１３が設けられている。
混成集積回路基板１０ａに印刷された幅広部１３と第一
の導体パターン１１と第二の導体パタン１２とは、図示
しない乾燥炉並びに焼成炉を使用して各々乾燥並びに焼
成されて、該混成集積回路基板１０ａに焼き付けられる
。
の導体パターン１１と第二の導体パタン１２とは、図示
しない乾燥炉並びに焼成炉を使用して各々乾燥並びに焼
成されて、該混成集積回路基板１０ａに焼き付けられる
。
次に、Ｒｕ２Ｏ３（酸化ルテニウム）と微！！７形ガラ
スと有機溶剤とをペースト状に混練した例えば５０Ω／
口のシート抵抗値を有する厚膜抵抗ベストを、図示しな
い厚膜抵抗スクリーンを使用することにより、厚膜スク
リーン印刷して８０Ωの厚膜抵抗１６が印刷される。
スと有機溶剤とをペースト状に混練した例えば５０Ω／
口のシート抵抗値を有する厚膜抵抗ベストを、図示しな
い厚膜抵抗スクリーンを使用することにより、厚膜スク
リーン印刷して８０Ωの厚膜抵抗１６が印刷される。
この際、８０Ωの厚膜抵抗１６は、前記第一の導体パタ
ーン１１と第二の導体パターン】２との間に印刷される
とともに、該８０Ωの厚膜抵抗１６の両側部が該第−の
導体パターン１１と第二の導体パターン１２とに各々重
合するように印刷されている。
ーン１１と第二の導体パターン】２との間に印刷される
とともに、該８０Ωの厚膜抵抗１６の両側部が該第−の
導体パターン１１と第二の導体パターン１２とに各々重
合するように印刷されている。
混成集積回路基板１ａに印刷された８０Ωの厚膜抵抗１
６は、図示しない乾燥炉並びに焼成炉を使用して各々乾
燥並びに焼成されて、該混成集積回路基板１０ａに焼き
付けられるとともに、前記第一の導体パターン１１と第
二の導体パターン１２とに各々電気的に接続されている
。
６は、図示しない乾燥炉並びに焼成炉を使用して各々乾
燥並びに焼成されて、該混成集積回路基板１０ａに焼き
付けられるとともに、前記第一の導体パターン１１と第
二の導体パターン１２とに各々電気的に接続されている
。
しかる後、８０Ωの厚膜抵抗１６は、図示しないＹＡＧ
レーザ装置等により抵抗トリミングされて、正確に８０
Ωの抵抗値に調整される。
レーザ装置等により抵抗トリミングされて、正確に８０
Ωの抵抗値に調整される。
上記のようにして第一図（ａ）に示す混成集積回路基板
１０ａが構成されている。
１０ａが構成されている。
つぎに、第一図（ｂ）に示すように、混成集積回路基板
１０ｂの主面には、前記混成集積回路基板１０ａと同様
に第一の導体パターン１１と第の導体パターン１２と幅
広部１３とが印刷形成されるとともに、前記５０Ω／口
の抵抗ペーストを使用して、ｌＯＯΩの厚膜抵抗１７が
印刷形成されている。
１０ｂの主面には、前記混成集積回路基板１０ａと同様
に第一の導体パターン１１と第の導体パターン１２と幅
広部１３とが印刷形成されるとともに、前記５０Ω／口
の抵抗ペーストを使用して、ｌＯＯΩの厚膜抵抗１７が
印刷形成されている。
該１００Ωの厚膜抵抗１７は、レーザ光を照射すること
により抵抗トリミングされて、抵抗値が正確に１００Ω
に調整される。
により抵抗トリミングされて、抵抗値が正確に１００Ω
に調整される。
この際、第一の導体パターン１１とと６に形成された幅
広部１３に、該レーザ光を照射することにより第一の切
欠判別溝１４が切欠形成される。
広部１３に、該レーザ光を照射することにより第一の切
欠判別溝１４が切欠形成される。
また、第一図（ｃ）に示すように、混成集積回路基板１
０ｃの主面には、前記混成集積回路基板１０ａと同様に
第一の導体パターン１１と第二の導体パターン１２と幅
広部１３とが印刷形成されるとともに、前記５０Ω／口
の抵抗ペーストを使用して、１２０Ωの厚膜抵抗１８が
印刷形成されている。
０ｃの主面には、前記混成集積回路基板１０ａと同様に
第一の導体パターン１１と第二の導体パターン１２と幅
広部１３とが印刷形成されるとともに、前記５０Ω／口
の抵抗ペーストを使用して、１２０Ωの厚膜抵抗１８が
印刷形成されている。
該１２０Ωの厚膜抵抗１８は、レーザ光を照射すること
により抵抗トリミングされて、抵抗値が正確に１００Ω
に調整される。
により抵抗トリミングされて、抵抗値が正確に１００Ω
に調整される。
この際、第一の導体パターン１１とともに形成された幅
広部１３に、該レーザ光を照射することにより第一の切
欠判別溝１４が切欠形成されるとともに１、該第−の切
欠溝１４と並行して第二の切欠溝１５が切欠形成されて
いる。
広部１３に、該レーザ光を照射することにより第一の切
欠判別溝１４が切欠形成されるとともに１、該第−の切
欠溝１４と並行して第二の切欠溝１５が切欠形成されて
いる。
上記のようにして、第一の切欠判別溝１４と第一の切欠
判別溝１５とが各種混成集積回路基板毎に適宜切欠形成
されて、厚膜抵抗の抵抗値の差異に応じた各種混成集積
回路基板を、目視またはイメージスキャナ等を使用して
判別することができるようになっている。
判別溝１５とが各種混成集積回路基板毎に適宜切欠形成
されて、厚膜抵抗の抵抗値の差異に応じた各種混成集積
回路基板を、目視またはイメージスキャナ等を使用して
判別することができるようになっている。
各種混成集積回路基板に形成された幅広部１３に、何本
の切欠判別溝が切欠かれているかを、目視あるいはイメ
ージスキャナ等を使用して検査することにより、厚膜抵
抗の抵抗値の異なる各種混成集積回路基板を判別するこ
とができる。
の切欠判別溝が切欠かれているかを、目視あるいはイメ
ージスキャナ等を使用して検査することにより、厚膜抵
抗の抵抗値の異なる各種混成集積回路基板を判別するこ
とができる。
次に、請求項２記載の本発明に係わる混成集積回路の判
別方法の実施例を、第二図を参照しながら説明する。
別方法の実施例を、第二図を参照しながら説明する。
混成集積回路基板２０の主面には、第一の導体パターン
２１と第二の導体パターン２２と該第−の導体パターン
２１より幅広の幅広部２３とが印刷形成されている。
２１と第二の導体パターン２２と該第−の導体パターン
２１より幅広の幅広部２３とが印刷形成されている。
前記第一の導体パターン２１と第二の導体バタン２２と
には、８０Ωの厚膜抵抗２６．１００Ωの、厚膜抵抗２
７及び１２０Ωの厚膜抵抗２８が印刷形成されている。
には、８０Ωの厚膜抵抗２６．１００Ωの、厚膜抵抗２
７及び１２０Ωの厚膜抵抗２８が印刷形成されている。
前記各種厚膜抵抗は、レーザ光により抵抗トリミングさ
れて、抵抗値調整される。
れて、抵抗値調整される。
この際、１００Ωの厚膜抵抗２７の近傍に設けられた幅
広部２３には、第一の切欠判別溝２４が切欠形成される
。
広部２３には、第一の切欠判別溝２４が切欠形成される
。
また、１２０Ωの厚膜抵抗２８の近傍に設けられた幅広
部２３には、第一の切欠判別溝２４と第二の切欠判別溝
２５とが切欠形成される。
部２３には、第一の切欠判別溝２４と第二の切欠判別溝
２５とが切欠形成される。
上記のようにして、同一混成集積回路基板２０上に形成
された各種厚膜抵抗に従って、各々異なった切欠判別溝
が切欠形成されているため、各種厚膜抵抗を、目視また
はイメージスキャナ等を使用して判別することができる
。
された各種厚膜抵抗に従って、各々異なった切欠判別溝
が切欠形成されているため、各種厚膜抵抗を、目視また
はイメージスキャナ等を使用して判別することができる
。
なお、本発明の混成集積回路の判別方性は、厚膜混成集
積回路に限らず、薄膜混成集積回路であってちよい。
積回路に限らず、薄膜混成集積回路であってちよい。
また、幅広部に切欠かれる切欠判別溝は、二本までに限
らず、何本でもよいとともに、該幅広部の一部に切欠判
別溝を切欠形成してもよい。
らず、何本でもよいとともに、該幅広部の一部に切欠判
別溝を切欠形成してもよい。
さらに、厚膜抵抗を判別するに限らず、混成集積回路基
板に搭載された電子部品を判別してもよい。
板に搭載された電子部品を判別してもよい。
（発明の効果）
本発明に係わる混成集積回路の判別方法は、上記のよう
に構成されているため、以下に記載するような効果を有
する。
に構成されているため、以下に記載するような効果を有
する。
ｆＡ＋導体パターンを印刷するとともに幅広部が印刷形
成されて、厚膜抵抗を抵抗トリミングする際に、該幅広
部にレーザ光を明射して切欠判別溝を切欠形成して、該
切欠判別溝により各種混成集積回路基板並びに厚膜抵抗
の判別を行っているため、設計または機種変更による各
混成集積回路基板毎に、または抵抗値変更による各種厚
膜抵抗毎に、判別記号等を変更した厚膜印刷スクリーン
を作成する必要がなくなり、該厚膜スクリーンの作成費
用並びに時間等を削減することができるという優れた効
果を有する。
成されて、厚膜抵抗を抵抗トリミングする際に、該幅広
部にレーザ光を明射して切欠判別溝を切欠形成して、該
切欠判別溝により各種混成集積回路基板並びに厚膜抵抗
の判別を行っているため、設計または機種変更による各
混成集積回路基板毎に、または抵抗値変更による各種厚
膜抵抗毎に、判別記号等を変更した厚膜印刷スクリーン
を作成する必要がなくなり、該厚膜スクリーンの作成費
用並びに時間等を削減することができるという優れた効
果を有する。
（Ｂ）また、同一混成集積回路基板に印刷形成された異
なる抵抗値を有する厚膜抵抗を、前記切欠判別溝により
判別することができるため、回路仕様等の変更にともな
う抵抗値の変更による抵抗値表示に、簡単容易に対応す
ることができるという優れた効果を有する。
なる抵抗値を有する厚膜抵抗を、前記切欠判別溝により
判別することができるため、回路仕様等の変更にともな
う抵抗値の変更による抵抗値表示に、簡単容易に対応す
ることができるという優れた効果を有する。
ｆｃｌさらに、同一パターン形状であって厚膜抵抗値が
異なる各種混成集積回路基板を前記切欠判別溝により判
別しているため、異なる混成集積回路基板同士が混入す
る恐れをなくすることができ信頼性の高い混成集積回路
を提供することがてきるという優れた効果を有する。
異なる各種混成集積回路基板を前記切欠判別溝により判
別しているため、異なる混成集積回路基板同士が混入す
る恐れをなくすることができ信頼性の高い混成集積回路
を提供することがてきるという優れた効果を有する。
第一図（ａ）〜（ｃ）は請求項１記載の本発明に係わる
混成集積回路の判別方法の実施例を示す平面図、 第二図は請求項２記載の本発明に係わる混成集積回路の
判別方法の実施例を示す平面図第三図（ａ）〜（ｃ）は
従来の混成集積回路の判別方法を示す平面図である。 １０・・・混成集積回路基板、 １１・・・第一の導体パターン、 １３・・・幅広部、 １４・・・第一の切欠判別溝、 Ｉ５・・・第二の切欠判別溝。 第 図
混成集積回路の判別方法の実施例を示す平面図、 第二図は請求項２記載の本発明に係わる混成集積回路の
判別方法の実施例を示す平面図第三図（ａ）〜（ｃ）は
従来の混成集積回路の判別方法を示す平面図である。 １０・・・混成集積回路基板、 １１・・・第一の導体パターン、 １３・・・幅広部、 １４・・・第一の切欠判別溝、 Ｉ５・・・第二の切欠判別溝。 第 図
Claims (2)
- （１）混成集積回路基板に導体パターンと、該導体パタ
ーンより幅広なる少なくとも一つの幅広部と、を厚膜ス
クリーン印刷することにより形成し、前記幅広部にレー
ザ光を照射することにより該幅広部の少なくとも一部に
判別溝を切欠形成するとともに、該判別溝を判別するこ
とにより、前記混成集積回路基板の判別を行うことを特
徴とする混成集積回路の判別方法。 - （２）導体パターンに一部が重合するように厚膜スクリ
ーン印刷されることにより形成される厚膜抵抗の導体パ
ターン部に、該導体パターンより幅広なる少なくとも一
つの幅広部を形成し、該幅広部にレーザ光を照射するこ
とにより該幅広部の少なくとも一部に判別溝を切欠形成
するとともに、該判別溝を判別することにより、前記厚
膜抵抗の判別を行うことを特徴とする混成集積回路の判
別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2052513A JPH0673392B2 (ja) | 1990-03-02 | 1990-03-02 | 混成集積回路の判別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2052513A JPH0673392B2 (ja) | 1990-03-02 | 1990-03-02 | 混成集積回路の判別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03254172A true JPH03254172A (ja) | 1991-11-13 |
| JPH0673392B2 JPH0673392B2 (ja) | 1994-09-14 |
Family
ID=12916819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2052513A Expired - Lifetime JPH0673392B2 (ja) | 1990-03-02 | 1990-03-02 | 混成集積回路の判別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0673392B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027185A (ja) * | 1983-07-22 | 1985-02-12 | 日本電気株式会社 | 混成集積回路基板の製造方法 |
-
1990
- 1990-03-02 JP JP2052513A patent/JPH0673392B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027185A (ja) * | 1983-07-22 | 1985-02-12 | 日本電気株式会社 | 混成集積回路基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0673392B2 (ja) | 1994-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0833327B2 (ja) | 温度センサ | |
| US20020130761A1 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
| US6194085B1 (en) | Optical color tracer identifier in metal paste that bleed to greensheet | |
| JPH03254172A (ja) | 混成集積回路の判別方法 | |
| JP3441842B2 (ja) | 積層チップ状電子部品の製造方法 | |
| JPH0636936A (ja) | 複合インダクタおよびその製造方法 | |
| JP3596074B2 (ja) | 磁気抵抗効果素子及びその製造方法 | |
| JPH0488693A (ja) | 混成集積回路用基板の製造方法 | |
| JP2004039702A (ja) | 可撓配線基板の電子部品搭載用位置決めマークの形成構造 | |
| JPH05267813A (ja) | 厚膜回路基板、その製造方法および厚膜回路基板製造用基板 | |
| JPH03119783A (ja) | 混成集積回路装置、その製造方法及びその判別方法 | |
| JPH05167215A (ja) | 電子回路装置及びその製造方法 | |
| JP2663729B2 (ja) | 複合電子部品の製造方法 | |
| JPH0720587Y2 (ja) | プリント基板のハンダブリッジ検査シート | |
| US6020080A (en) | Method for fabricating thick film capacitive devices and the resulting devices | |
| JPH04355901A (ja) | チップ抵抗器 | |
| JPS62276801A (ja) | 混成集積回路装置 | |
| JP3813030B2 (ja) | セラミック基板のパターン形成方法 | |
| JPH05267814A (ja) | 厚膜回路基板、その製造方法および厚膜回路基板製造用基板 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| EP0401549A2 (en) | Thick film hybrid circuit board device and method of manufacturing the same | |
| JPS6340396A (ja) | 厚膜集積回路の製造方法 | |
| JPS58158902A (ja) | 印刷抵抗装置 | |
| JPH08265082A (ja) | チップ型高域フィルタ | |
| JPH0744342B2 (ja) | 抵抗内蔵セラミック基板及びその製造方法 |