JPH03255528A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH03255528A JPH03255528A JP5406390A JP5406390A JPH03255528A JP H03255528 A JPH03255528 A JP H03255528A JP 5406390 A JP5406390 A JP 5406390A JP 5406390 A JP5406390 A JP 5406390A JP H03255528 A JPH03255528 A JP H03255528A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- interrupt processing
- flip
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 22
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラムの調速機能・デバグ機能を有するマイク
ロプログラム制御装置に関する。
クロプログラムの調速機能・デバグ機能を有するマイク
ロプログラム制御装置に関する。
従来、この種のマイクロプログラム制御装置は、マイク
ロプログラムの調速を行う為次命令・割込み処理実行開
始指示を行うマイクロ命令を複数個用意し、このマイク
ロ命令の種類により次命令・割込み処理実行開始指示を
演算実行装置に実際指示するまでのマシンサイクル数を
変えるような制御となっていた。又、各命令・割込み処
理実行制御マイクロプログラム間での干渉が発生してい
ないかをチエツクするデバグ回路は、マイクロプログラ
ムの調速回路とは全く別に有するような構成となってい
た。
ロプログラムの調速を行う為次命令・割込み処理実行開
始指示を行うマイクロ命令を複数個用意し、このマイク
ロ命令の種類により次命令・割込み処理実行開始指示を
演算実行装置に実際指示するまでのマシンサイクル数を
変えるような制御となっていた。又、各命令・割込み処
理実行制御マイクロプログラム間での干渉が発生してい
ないかをチエツクするデバグ回路は、マイクロプログラ
ムの調速回路とは全く別に有するような構成となってい
た。
上述した従来のマイクロフログラム制御装置は、マイク
ロプログラムの調速を行う為には、次命令・割込み処理
実行開始指示を行うマイクロ命令の種類を変更する必要
があるので、調速を行いたい種類分マイクロプログラム
を準備しておく必要が生じマイクロプログラム管理を多
重に行わなければならないという欠点と、マイクロプロ
グラムの調速回路と各命令・割込み処理実行制御マイク
ロプログラム間での干渉が発生していないかをチエツク
するデバグ回路とを全く別に有していた為にハードウェ
ア量が多く設計工数の増大・信頼性の低下・装置原価の
高騰を招いてしまうという欠点とがある。
ロプログラムの調速を行う為には、次命令・割込み処理
実行開始指示を行うマイクロ命令の種類を変更する必要
があるので、調速を行いたい種類分マイクロプログラム
を準備しておく必要が生じマイクロプログラム管理を多
重に行わなければならないという欠点と、マイクロプロ
グラムの調速回路と各命令・割込み処理実行制御マイク
ロプログラム間での干渉が発生していないかをチエツク
するデバグ回路とを全く別に有していた為にハードウェ
ア量が多く設計工数の増大・信頼性の低下・装置原価の
高騰を招いてしまうという欠点とがある。
本発明のマイクロプログラム制御装置は、外部装置より
それぞれ別々に状態値を設定できる第1および第2のフ
リップフロップと、 次に実行する先行制御処理を開始するよう先行制御装置
に指示する次先行制御処理開始指示と、次に実行する命
令あるいは割込み処理を開始するよう演算実行装置に指
示する次命令・割込み処理実行開始指示とを含むマイク
ロ命令を外部装置より設定できるレジスタと、 前記第1のフリップフロップの保持する状態値がセット
状態であると、前記レジスタに保持された次先行制御処
理開始指示を真の次先行制御処理開始指示とみなし、他
の次先行制御処理開始指示を無効化し、前記第1のフリ
ップフロップの保持する状態値がリセット状態であると
、全ての次先行制御処理開始指示を有効とする第1の制
御回路と、 前記第2のフリップフロップの保持する状態値がセット
状態であると、前記レジスタに保持された次命令・割込
み処理実行開始指示を、真の次命令・割込み処理実行開
始指示とみなし、他の次命令・割込み処理実行開始指示
を無効化し、前記第2のフリップフロップの保持する状
態値がリセット状態であると、全ての次命令・割込み処
理実行開始指示を有効とする第2の制御回路と、前記第
1および第2の制御回路により、前記次先行制御処理開
始指示または前記次命令・割込み処理実行開始指示が無
効化された場合に、現在実行中の命令・割込み処理実行
制御マイクロフログラムの最終ステップ実行後に前記レ
ジスタに保持されたマイクロ命令を実行するよう制御す
る第3の制御回路とを備えて構成される。
それぞれ別々に状態値を設定できる第1および第2のフ
リップフロップと、 次に実行する先行制御処理を開始するよう先行制御装置
に指示する次先行制御処理開始指示と、次に実行する命
令あるいは割込み処理を開始するよう演算実行装置に指
示する次命令・割込み処理実行開始指示とを含むマイク
ロ命令を外部装置より設定できるレジスタと、 前記第1のフリップフロップの保持する状態値がセット
状態であると、前記レジスタに保持された次先行制御処
理開始指示を真の次先行制御処理開始指示とみなし、他
の次先行制御処理開始指示を無効化し、前記第1のフリ
ップフロップの保持する状態値がリセット状態であると
、全ての次先行制御処理開始指示を有効とする第1の制
御回路と、 前記第2のフリップフロップの保持する状態値がセット
状態であると、前記レジスタに保持された次命令・割込
み処理実行開始指示を、真の次命令・割込み処理実行開
始指示とみなし、他の次命令・割込み処理実行開始指示
を無効化し、前記第2のフリップフロップの保持する状
態値がリセット状態であると、全ての次命令・割込み処
理実行開始指示を有効とする第2の制御回路と、前記第
1および第2の制御回路により、前記次先行制御処理開
始指示または前記次命令・割込み処理実行開始指示が無
効化された場合に、現在実行中の命令・割込み処理実行
制御マイクロフログラムの最終ステップ実行後に前記レ
ジスタに保持されたマイクロ命令を実行するよう制御す
る第3の制御回路とを備えて構成される。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成を示すブロック図であ
る。
る。
まず、本実施例のマイクロプログラムでは、処理の最終
ステップで次命令・割込み処理実行開始指示が発行され
るものとして考える。
ステップで次命令・割込み処理実行開始指示が発行され
るものとして考える。
レジスタ1は、信号線100より供給された実行すべき
マイクロ命令を保持するレジスタで、レジスタ2は外部
装置よりいわゆるスキャン制御により信号線200を介
して設定されたマイクロ命令を保持するレジスタであり
、フリップフロップ3・4は外部装置よりいわゆるスキ
ャン制御によりそれぞれ信号線201・202を介して
設定された状態値を保持するフリップフロップである。
マイクロ命令を保持するレジスタで、レジスタ2は外部
装置よりいわゆるスキャン制御により信号線200を介
して設定されたマイクロ命令を保持するレジスタであり
、フリップフロップ3・4は外部装置よりいわゆるスキ
ャン制御によりそれぞれ信号線201・202を介して
設定された状態値を保持するフリップフロップである。
制御回路5は、フリップフロップ3が状態値論理“1”
を保持している場合はレジスタ1に次先行制御処理開始
指示が保持されても信号線108を用いてこの指示を無
効化してしまい、かつ信号線110を介してこの指示を
無効化したことを通知し、フリップフロップ3が状態値
論理“0″を保持している場合は何の動作も行なわない
制御回路である。制御回路6は、フリップフロップ4が
状態値論理“1”を保持している場合は、レジスタ1に
次命令・割込み処理実行開始指示が保持されても信号線
109を用いてこの指示を無効化してしまい、かつ信号
線111を介してこの指示を無効化したことを通知し、
フリップフロップ4が状態値論理“0”を保持している
場合は、信号線111を介してマイクロプログラムの一
処理の最終ステップが実行されたことを通知する制御回
路である。また制御回路7は、信号線110を介して次
先行制御処理開始指示が無効化された通知を受は取ると
信号線1.11を介して次命令・割込み処理実行開始指
示が無効化された通知もしくはマイタラブルグラムの一
処理の最終ステップが実行された通知を受は取った次の
マシンサイクルではレジスタ2に保持されたマイクロ命
令が真に実行すべきマイクロ命令であることを信号線1
12に出力する。
を保持している場合はレジスタ1に次先行制御処理開始
指示が保持されても信号線108を用いてこの指示を無
効化してしまい、かつ信号線110を介してこの指示を
無効化したことを通知し、フリップフロップ3が状態値
論理“0″を保持している場合は何の動作も行なわない
制御回路である。制御回路6は、フリップフロップ4が
状態値論理“1”を保持している場合は、レジスタ1に
次命令・割込み処理実行開始指示が保持されても信号線
109を用いてこの指示を無効化してしまい、かつ信号
線111を介してこの指示を無効化したことを通知し、
フリップフロップ4が状態値論理“0”を保持している
場合は、信号線111を介してマイクロプログラムの一
処理の最終ステップが実行されたことを通知する制御回
路である。また制御回路7は、信号線110を介して次
先行制御処理開始指示が無効化された通知を受は取ると
信号線1.11を介して次命令・割込み処理実行開始指
示が無効化された通知もしくはマイタラブルグラムの一
処理の最終ステップが実行された通知を受は取った次の
マシンサイクルではレジスタ2に保持されたマイクロ命
令が真に実行すべきマイクロ命令であることを信号線1
12に出力する。
続いて制御回路6について更に述べる。信号線113・
114を介して制御回路5・6が次のマシンサイクルで
は次先行制御処理開始指示および次命令・割込み処理実
行開始指示を無効化しないように指示し、信号線111
を介して次命令・割込み処理実行開始指示が無効化され
た通知を受は取ると、次のマシンサイクルではレジスタ
2に保持されたマイクロ命令が真に実行すべきマイクロ
命令であることを信号線112に出力し、信号線113
・114を介して制御回路5・6が次のマシンサイクル
では次先行制御処理開始指示および次命令・割込み処理
実行開始指示を無効化しなうよう指示する制御回路であ
る。選択器8は信号線112を介してレジスタ2に保持
されたマイクロ命令が真に実行すべきマイクロ命令であ
ると指示されない限りレジスタ1を選択する選択器であ
る。
114を介して制御回路5・6が次のマシンサイクルで
は次先行制御処理開始指示および次命令・割込み処理実
行開始指示を無効化しないように指示し、信号線111
を介して次命令・割込み処理実行開始指示が無効化され
た通知を受は取ると、次のマシンサイクルではレジスタ
2に保持されたマイクロ命令が真に実行すべきマイクロ
命令であることを信号線112に出力し、信号線113
・114を介して制御回路5・6が次のマシンサイクル
では次先行制御処理開始指示および次命令・割込み処理
実行開始指示を無効化しなうよう指示する制御回路であ
る。選択器8は信号線112を介してレジスタ2に保持
されたマイクロ命令が真に実行すべきマイクロ命令であ
ると指示されない限りレジスタ1を選択する選択器であ
る。
次に本実施例の動作について説明する。
いま、フリップフロップ3・4とも論理“1”が設定さ
れており、レジスタ2に次先行制御処理開始指示と次命
令・割込み処理実行開始指示を含むマイクロ命令が設定
されているものとする。また、レジスタ1には次先行制
御処理開始指示を含むマイクロ命令が保持されており、
次に実行するマイクロ命令として次命令・割込み処理実
行開始指示を含むマイクロ命令が、信号線100を介し
て次マシンサイクルにレジスタlに供給される状態であ
るとする。
れており、レジスタ2に次先行制御処理開始指示と次命
令・割込み処理実行開始指示を含むマイクロ命令が設定
されているものとする。また、レジスタ1には次先行制
御処理開始指示を含むマイクロ命令が保持されており、
次に実行するマイクロ命令として次命令・割込み処理実
行開始指示を含むマイクロ命令が、信号線100を介し
て次マシンサイクルにレジスタlに供給される状態であ
るとする。
レジスタ1に保持されたマイクロ命令は信号線101を
介して選択器8に供給されるが、本マイクロ命令は処理
の途中の1ステツプであり、この場合は信号線112よ
りレジスタ2の出力である信号線104を選択するよう
指示は出されていないので、選択器8は信号線107に
レジスタ1の出力を出力する。この時、信号線102を
介して次先行制御処理開始指示がレジスタ1に存在する
ことが制御団結5に通知され、フリップフロップ3の状
態値論理“1”が信号線105を介して制御回路5に通
知されているので、制御回路5は信号線108を介して
次先行制御処理開始指示を無効化するとともに信号線1
10を介して次先行制御処理開始指示を無効化したこと
を制御回路7に通知する。これにより、制御回路7はこ
の通知を記憶しておく。制御回路6はレジスタ1に次命
令・割込み処理開始指示が存在しない為、何の動作も行
わない。
介して選択器8に供給されるが、本マイクロ命令は処理
の途中の1ステツプであり、この場合は信号線112よ
りレジスタ2の出力である信号線104を選択するよう
指示は出されていないので、選択器8は信号線107に
レジスタ1の出力を出力する。この時、信号線102を
介して次先行制御処理開始指示がレジスタ1に存在する
ことが制御団結5に通知され、フリップフロップ3の状
態値論理“1”が信号線105を介して制御回路5に通
知されているので、制御回路5は信号線108を介して
次先行制御処理開始指示を無効化するとともに信号線1
10を介して次先行制御処理開始指示を無効化したこと
を制御回路7に通知する。これにより、制御回路7はこ
の通知を記憶しておく。制御回路6はレジスタ1に次命
令・割込み処理開始指示が存在しない為、何の動作も行
わない。
次マシンサイクルでレジスタ1には、次命令・割込み処
理開始指示を含むマイクロ命令が保持される。レジスタ
lに保持されたマイクロ命令は信号線101を介して選
択器8に供給されるが、前マシンサイクル時同様信号線
112よりレジスタ2の出力である信号線104を選択
するよう指示は出されていないので、選択器8は信号線
107にレジスタ1の出力を出力する。この時、信号線
101を介して次命令・割込み処理実行開始指示がレジ
スタ1に存在することが制御回路6に通知され、フリッ
プフロップ4の状態値論理“1”が信号線106を介し
て制御回路6に通知されているので、制御回路6は信号
線109を介して次命令・割込み処理実行開始指示を無
効化するとともに信号線111を介して次命令・割込み
処理実行開始指示を無効化したことを制御回路7に通知
する。これにより、制御回路7は次マシンサイクルで信
号線112にレジスタ2の出力である信号線104を選
択するよう指示を出すとともに、信号線110・111
を介して制御回路5・6に対して次マシンサイクルでは
次先行制御処理開始指示および次命令・割込み処理実行
開始指示を無効化しないよう指示を出す。制御回路5は
、レジスタ1に次先行制御処理開始指示が存在しない為
、何の動作も行わない。
理開始指示を含むマイクロ命令が保持される。レジスタ
lに保持されたマイクロ命令は信号線101を介して選
択器8に供給されるが、前マシンサイクル時同様信号線
112よりレジスタ2の出力である信号線104を選択
するよう指示は出されていないので、選択器8は信号線
107にレジスタ1の出力を出力する。この時、信号線
101を介して次命令・割込み処理実行開始指示がレジ
スタ1に存在することが制御回路6に通知され、フリッ
プフロップ4の状態値論理“1”が信号線106を介し
て制御回路6に通知されているので、制御回路6は信号
線109を介して次命令・割込み処理実行開始指示を無
効化するとともに信号線111を介して次命令・割込み
処理実行開始指示を無効化したことを制御回路7に通知
する。これにより、制御回路7は次マシンサイクルで信
号線112にレジスタ2の出力である信号線104を選
択するよう指示を出すとともに、信号線110・111
を介して制御回路5・6に対して次マシンサイクルでは
次先行制御処理開始指示および次命令・割込み処理実行
開始指示を無効化しないよう指示を出す。制御回路5は
、レジスタ1に次先行制御処理開始指示が存在しない為
、何の動作も行わない。
次マシンサイクルで、選択器8は信号線112を介して
レジスタ2の出力である信号線104を選択して真に実
行すべきマイクロ命令としてレジスタ2の出力を信号線
107に出力する。これにより、レジスタ2に保持され
た次先行制御処理開始指示および次命令・割込み処理実
行開始指示を含むマイクロ命令が実行され、次光行制御
処理および次命令・割込み処理の実行が開始される。
レジスタ2の出力である信号線104を選択して真に実
行すべきマイクロ命令としてレジスタ2の出力を信号線
107に出力する。これにより、レジスタ2に保持され
た次先行制御処理開始指示および次命令・割込み処理実
行開始指示を含むマイクロ命令が実行され、次光行制御
処理および次命令・割込み処理の実行が開始される。
これは、次先行制御処理開始指示が2マシンサイクル後
に発行され、次命令・割込み処理実行開始指示が1マシ
ンサイクル後に発行されたことになるので、この命令・
割込み処理の次命令・割込み処理が開始されるのが、2
マシンサイクル遅れることになり、マイクロプログラム
を変更することなくマイクロプログラムの性能を変更す
ることができることを示す。
に発行され、次命令・割込み処理実行開始指示が1マシ
ンサイクル後に発行されたことになるので、この命令・
割込み処理の次命令・割込み処理が開始されるのが、2
マシンサイクル遅れることになり、マイクロプログラム
を変更することなくマイクロプログラムの性能を変更す
ることができることを示す。
また、レジスタ2に設定するマイクロ命令に次先行制御
処理開始指示および次命令・割込み処理実行開始指示に
加えてマイクロプログラムおよび先行制御装置がメモリ
リクエストを発行するとメモリリクエストバッファに登
録し、メモリリクエストリプライをマイクロプログラム
が受けとるとメモリリクエストバッファから対応する登
録リクエストを末梢する制御を有するメモリリクエスト
バッファのバッファ中のリクエストが空になるまで待ち
合せる指示を設定しておくことにより、各命令・割込み
処理実行制御マイクロプログラムがメモリリクエストを
発行した分受けとらないで終了してしまうとこのステッ
プで待ち続けることになる為、いわゆるストール監視に
よりマイクロプログラムの異常検出をできることになり
デバグ回路としても使用することができる。
処理開始指示および次命令・割込み処理実行開始指示に
加えてマイクロプログラムおよび先行制御装置がメモリ
リクエストを発行するとメモリリクエストバッファに登
録し、メモリリクエストリプライをマイクロプログラム
が受けとるとメモリリクエストバッファから対応する登
録リクエストを末梢する制御を有するメモリリクエスト
バッファのバッファ中のリクエストが空になるまで待ち
合せる指示を設定しておくことにより、各命令・割込み
処理実行制御マイクロプログラムがメモリリクエストを
発行した分受けとらないで終了してしまうとこのステッ
プで待ち続けることになる為、いわゆるストール監視に
よりマイクロプログラムの異常検出をできることになり
デバグ回路としても使用することができる。
本実施例の一動作として、フリップフロップ3・4がと
もに論理“l”である場合について説明したが、その他
の場合についても簡単に説明する。
もに論理“l”である場合について説明したが、その他
の場合についても簡単に説明する。
フリップフロップ3が論理“O”でフリップフロップ4
が論理“1”である場合はレジスタ2に次命令・割込み
処理実行開始指示を含むマイクロ命令を設定しておくと
、フリップフロップ3・4とも論理“1”である場合の
一例の1マシンサイクル目で次先行制御処理開始指示が
無効化されずそのまま発行され、2マシンサイクル目は
フリップフロップ3・4とも論理“1”である場合と同
様の動作がなされ、3マシンサイクル目に次命令・割込
み処理実行開始指示を含むマイクロ命令が真に実行され
るべきマイクロ命令として実行されることとなる。これ
より、この命令・割込み処理の次命令・割込み処理が開
始されるのが、1マシンサイクル遅れることとなる。
が論理“1”である場合はレジスタ2に次命令・割込み
処理実行開始指示を含むマイクロ命令を設定しておくと
、フリップフロップ3・4とも論理“1”である場合の
一例の1マシンサイクル目で次先行制御処理開始指示が
無効化されずそのまま発行され、2マシンサイクル目は
フリップフロップ3・4とも論理“1”である場合と同
様の動作がなされ、3マシンサイクル目に次命令・割込
み処理実行開始指示を含むマイクロ命令が真に実行され
るべきマイクロ命令として実行されることとなる。これ
より、この命令・割込み処理の次命令・割込み処理が開
始されるのが、1マシンサイクル遅れることとなる。
フリップフロップ3が論理“1”でフリップフロップ4
が論理″O”である場合は、レジスタ2に次先行制御処
理開始指示を含むマイクロ命令を設定しておくと、フリ
ップフロップ3・4とモ論理“1”である場合の一例の
1マシンサイクル目と同様の動作がなされ、2マシンサ
イクル目ではフリップフロップ3・4とも論理“1″で
ある場合の一例と次命令・割込み処理実行開始指示が無
効化されないことと次命令・割込み処理実行開始指示を
無効化したこととを通知するかわりに、最終ステップが
実行されたこと制御回路7に通知することを除けば同様
の動作がなされ、3マシンサイクル目に次先行制御処理
開始指示を含むマイクロ命令が真に実行されるべきマイ
クロ命令として実行されることとなる。これより、この
命令・割込み処理の次命令・割込み処理が開始されるの
が、1マシンサイクル遅れることとなる。
が論理″O”である場合は、レジスタ2に次先行制御処
理開始指示を含むマイクロ命令を設定しておくと、フリ
ップフロップ3・4とモ論理“1”である場合の一例の
1マシンサイクル目と同様の動作がなされ、2マシンサ
イクル目ではフリップフロップ3・4とも論理“1″で
ある場合の一例と次命令・割込み処理実行開始指示が無
効化されないことと次命令・割込み処理実行開始指示を
無効化したこととを通知するかわりに、最終ステップが
実行されたこと制御回路7に通知することを除けば同様
の動作がなされ、3マシンサイクル目に次先行制御処理
開始指示を含むマイクロ命令が真に実行されるべきマイ
クロ命令として実行されることとなる。これより、この
命令・割込み処理の次命令・割込み処理が開始されるの
が、1マシンサイクル遅れることとなる。
フリップフロップ3・4とも論理“0”である場合は、
レジスタ1に保持されたマイクロ命令がいつも実行され
ることになり、通常のマイクロプログラム性能のままと
なる。
レジスタ1に保持されたマイクロ命令がいつも実行され
ることになり、通常のマイクロプログラム性能のままと
なる。
以上の一実施例での動作説明で示すように、フリップフ
ロップ3・4に設定する状態値とレジスタ2に設定する
マイクロ命令によって、マイクロプログラムの性能を可
変することが可能となる。
ロップ3・4に設定する状態値とレジスタ2に設定する
マイクロ命令によって、マイクロプログラムの性能を可
変することが可能となる。
以上説明したように本発明は、外部装置より2つのフリ
ップフロップと1つのレジスタに必要に応じたデータを
設定することにより、マイクロプログラムの調速回路と
しても各命令・割込み処理実行制御マイクロプログラム
間での干渉が発生していないかをチエツクするデバグ回
路としても用いる事ができ、調速回路とデバグ回路を別
々に有する必要がなくなることになり、ハードウェア量
の増大を抑制でき設計工数の増大抑制・信頼性の低下の
抑制・装置原価の高騰抑制を可能とするとともに、1つ
のマイクロプログラムでマイクロプログラムの調速を可
能とすることができ、マイクロプログラム管理を容易に
することができるという効果がある。
ップフロップと1つのレジスタに必要に応じたデータを
設定することにより、マイクロプログラムの調速回路と
しても各命令・割込み処理実行制御マイクロプログラム
間での干渉が発生していないかをチエツクするデバグ回
路としても用いる事ができ、調速回路とデバグ回路を別
々に有する必要がなくなることになり、ハードウェア量
の増大を抑制でき設計工数の増大抑制・信頼性の低下の
抑制・装置原価の高騰抑制を可能とするとともに、1つ
のマイクロプログラムでマイクロプログラムの調速を可
能とすることができ、マイクロプログラム管理を容易に
することができるという効果がある。
第1図は本発明の一実施例の構成を示すブロック図であ
る。 1・2・・・・・・レジスタ、3・4・・・・・・フリ
ップフロップ、5〜7・・・・・・制御回路、8・・・
・・・選択器、100〜114・・・・・・信号線、2
00〜202・・・・・・スキャン信号線。
る。 1・2・・・・・・レジスタ、3・4・・・・・・フリ
ップフロップ、5〜7・・・・・・制御回路、8・・・
・・・選択器、100〜114・・・・・・信号線、2
00〜202・・・・・・スキャン信号線。
Claims (1)
- 【特許請求の範囲】 外部装置よりそれぞれ別々に状態値を設定できる第1お
よび第2のフリップフロップと、次に実行する先行制御
処理を開始するよう先行制御装置に指示する次先行制御
処理開始指示と、次に実行する命令あるいは割込み処理
を開始するよう演算実行装置に指示する次命令・割込み
処理実行開始指示とを含むマイクロ命令を外部装置より
設定できるレジスタと、 前記第1のフリップフロップの保持する状態値がセット
状態であると、前記レジスタに保持された次先行制御処
理開始指示を真の次先行制御処理開始指示とみなし、他
の次先行制御処理開始指示を無効化し、前記第1のフリ
ップフロップの保持する状態値がリセット状態であると
、全ての次先行制御処理開始指示を有効とする第1の制
御回路と、 前記第2のフリップフロップの保持する状態値がセット
状態であると、前記レジスタに保持された次命令・割込
み処理実行開始指示を、真の次命令・割込み処理実行開
始指示とみなし、他の次命令・割込み処理実行開始指示
を無効化し、前記第2のフリップフロップの保持する状
態値がリセット状態であると、全ての次命令・割込み処
理実行開始指示を有効とする第2の制御回路と、 前記第1および第2の制御回路により、前記次先行制御
処理開始指示または前記次命令・割込み処理実行開始指
示が無効化された場合に、現在実行中の命令・割込み処
理実行制御マイクロプログラムの最終ステップ実行後に
前記レジスタに保持されたマイクロ命令を実行するよう
制御する第3の制御回路とを備えて成ることを特徴とす
るマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5406390A JPH03255528A (ja) | 1990-03-05 | 1990-03-05 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5406390A JPH03255528A (ja) | 1990-03-05 | 1990-03-05 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03255528A true JPH03255528A (ja) | 1991-11-14 |
Family
ID=12960160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5406390A Pending JPH03255528A (ja) | 1990-03-05 | 1990-03-05 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03255528A (ja) |
-
1990
- 1990-03-05 JP JP5406390A patent/JPH03255528A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392208A (en) | Data processing system and diagnostic unit | |
| GB1097449A (en) | A digital electronic computer system | |
| JP2005317023A (ja) | データ処理装置のブレークポイント論理ユニット、デバッグ論理、およびブレークポイントの方法 | |
| US5155821A (en) | Command performing order change-over system in data processor | |
| EP0313097A2 (en) | Microcomputer system including master processor and slave processor | |
| US5297276A (en) | Method and apparatus for maintaining deterministic behavior in a first synchronous system which responds to inputs from nonsynchronous second system | |
| JPS6218936B2 (ja) | ||
| US4259718A (en) | Processor for a data processing system | |
| JPS6019028B2 (ja) | 情報処理装置 | |
| JPH03255528A (ja) | マイクロプログラム制御装置 | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPH0646380B2 (ja) | 情報処理装置 | |
| KR920003909B1 (ko) | 디버깅지원회로 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS62145426A (ja) | マイクロプログラム処理装置 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 | |
| KR0162462B1 (ko) | 마이크로 프로세서 구동장치 및 구동방법 | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JPS6295644A (ja) | マイクロプロセッサ用プログラムデバッグ装置 | |
| WO1979000959A1 (en) | A computer system having enhancement circuitry for memory accessing | |
| JPS61241843A (ja) | 情報処理装置 | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS60142435A (ja) | プログラム・デバッグ装置 | |
| JPH0642207B2 (ja) | マルチレベルプログラミング方式 |