JPH03255545A - エラーリセット制御回路 - Google Patents
エラーリセット制御回路Info
- Publication number
- JPH03255545A JPH03255545A JP2054052A JP5405290A JPH03255545A JP H03255545 A JPH03255545 A JP H03255545A JP 2054052 A JP2054052 A JP 2054052A JP 5405290 A JP5405290 A JP 5405290A JP H03255545 A JPH03255545 A JP H03255545A
- Authority
- JP
- Japan
- Prior art keywords
- error
- error reset
- signal
- reset
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はエラーリセット制御回路、特Ｇ４、主記憶装置
のエラーリセット制御回路に関する。
のエラーリセット制御回路に関する。
主記憶装置においては、主記憶装置で検出したエラー内
容およびそのときのアドレス、コマンド等の補助情報を
保持しておく回路があり、これらをリセットするのに、
エラーリセット命令が上位装置から入力され、エラー内
容等がリセットされるようになっている。
容およびそのときのアドレス、コマンド等の補助情報を
保持しておく回路があり、これらをリセットするのに、
エラーリセット命令が上位装置から入力され、エラー内
容等がリセットされるようになっている。
従来のエラーリセット制御回路は、上位装置よりエラー
リセット命令がくると、そのままエラおよび補助情報の
保持回路にエラーリセット信号を出力し、内容をリセッ
トするものであった。
リセット命令がくると、そのままエラおよび補助情報の
保持回路にエラーリセット信号を出力し、内容をリセッ
トするものであった。
主記憶装置は、複数の情報処理装置と共に全体のシステ
ムを構成し、ハードウェア、ファームウェア、ソフトウ
ェアが複雑に絡みあって運用される。
ムを構成し、ハードウェア、ファームウェア、ソフトウ
ェアが複雑に絡みあって運用される。
またシステムの規模が大きいほど、各種設計に携わる人
数が多くなり、分担が細く分れてきて、お互いに動作が
見えにくくなる。
数が多くなり、分担が細く分れてきて、お互いに動作が
見えにくくなる。
このような状況で主記憶装置でエラーを検出した場合、
例えば次のような手順でエラーが収集される。
例えば次のような手順でエラーが収集される。
主記憶装置は、エラーを検出すると、上位装置へエラー
報告を行なう。
報告を行なう。
上位装置はこれを受け、主記憶装置のエラーおよび補助
情報を読み取りフロッピー等の格納場所に情報を格納し
、次に主記憶装置に対し７てエラリセット命令を出力し
、主記憶装置内のエラー情報をリセットする。
情報を読み取りフロッピー等の格納場所に情報を格納し
、次に主記憶装置に対し７てエラリセット命令を出力し
、主記憶装置内のエラー情報をリセットする。
上述した従来のエラーリセット制御回路は、採取した情
報から障害分析が行なわれるが、エラーの収集作業に主
記憶装置以外のハードウェア、ソフトウェア、ファーム
ウェアが絡んでくるので、収拾されたエラーの正当性が
疑われたり、各種条件を付加してエラー内容を見たい場
合、簡単にできないので、簡単な障害分析作業を行なお
うとしても、ハードウェア、ソフトウェア、ファームウ
ェアの各担当の多数の人か作業を行なう必要があるので
能率が悪いという欠点があった。
報から障害分析が行なわれるが、エラーの収集作業に主
記憶装置以外のハードウェア、ソフトウェア、ファーム
ウェアが絡んでくるので、収拾されたエラーの正当性が
疑われたり、各種条件を付加してエラー内容を見たい場
合、簡単にできないので、簡単な障害分析作業を行なお
うとしても、ハードウェア、ソフトウェア、ファームウ
ェアの各担当の多数の人か作業を行なう必要があるので
能率が悪いという欠点があった。
本発明のエラーリセット制御回路は、
（＾）上位装置からのエラーリセット命令にもとづいて
エラーリセット信号を出力するエラーリセット命令受信
回路、 （Ｂ）条件設定信号にもとづいて、エラーリセットが有
効時の条件を設定し、有効条件信号を出力する条件設定
回路、 （Ｃ）前記エラーリセット信号と前記条件設定信号とに
もとづいて、エラーリセット実行信号を出力するエラー
リセット実行回路、 （Ｄ）前記エラーリセット実行信号が供給された場合１
．それまで保持していたエラーおよび補助情報をリセッ
トするエラーおよび補助情報保持回路、 とを含んで構成される。
エラーリセット信号を出力するエラーリセット命令受信
回路、 （Ｂ）条件設定信号にもとづいて、エラーリセットが有
効時の条件を設定し、有効条件信号を出力する条件設定
回路、 （Ｃ）前記エラーリセット信号と前記条件設定信号とに
もとづいて、エラーリセット実行信号を出力するエラー
リセット実行回路、 （Ｄ）前記エラーリセット実行信号が供給された場合１
．それまで保持していたエラーおよび補助情報をリセッ
トするエラーおよび補助情報保持回路、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
第１図に示すエラーリセット制御回路は、（＾）上位装
置からのエラーリセット命令１ｏにもとづいてエラーリ
セット信号１１を出力するエラーリセット命令受信回路
１、 （Ｂ）条件設定信号１３にもとづいて、エラーリセット
が有効時の条件を設定し、有効条件信号１４を出力する
条件設定回路２、 （Ｃ）エラーリセット信号１１と条件設定信号１４とに
もとづいて、エラーリセット実行信号１２を出力するエ
ラーリセット実行回路３、（Ｄ）エラーリセット実行信
号１２が供給された場合、それまで保持していたエラー
および補助情報をリセットするエラーおよび補助情報保
持回路４、 とを含んで構成される。
置からのエラーリセット命令１ｏにもとづいてエラーリ
セット信号１１を出力するエラーリセット命令受信回路
１、 （Ｂ）条件設定信号１３にもとづいて、エラーリセット
が有効時の条件を設定し、有効条件信号１４を出力する
条件設定回路２、 （Ｃ）エラーリセット信号１１と条件設定信号１４とに
もとづいて、エラーリセット実行信号１２を出力するエ
ラーリセット実行回路３、（Ｄ）エラーリセット実行信
号１２が供給された場合、それまで保持していたエラー
および補助情報をリセットするエラーおよび補助情報保
持回路４、 とを含んで構成される。
次に動作を説明する。
条件設定信号１３で条件設定回路２にエラーリセットの
有効条件をなにも設定していない場合は、上位装置から
エラーリセット命令１０カイ送られてくると、エラーリ
セット命令受信回路１はエラーリセット信号１１を出力
し、エラーリセット実行回路３はそれを受信し、エラー
リセット実行信号１２を出力し、エラーおよび補助情報
保持回路４の内容をリセットする。
有効条件をなにも設定していない場合は、上位装置から
エラーリセット命令１０カイ送られてくると、エラーリ
セット命令受信回路１はエラーリセット信号１１を出力
し、エラーリセット実行回路３はそれを受信し、エラー
リセット実行信号１２を出力し、エラーおよび補助情報
保持回路４の内容をリセットする。
つまり、条件を設定しないと、上位装置からエラーリセ
ット命令１０がくると、無条件にエラーおよび補助情報
内容がリセットされてしまう。
ット命令１０がくると、無条件にエラーおよび補助情報
内容がリセットされてしまう。
条件設定信号１３でエラーリセットの各種有効条件を条
件設定回路２に設定した場合、例えばエラーリセット命
令を抑止するとか、エラーリセット命令の何回目から有
効にするとか、ある動作の次のエラーリセット命令を有
効にするとか、上位装置からエラーリセット命令１０が
送られてくると、エラーリセット命令受信回路１はエラ
ーリセット信号１１を出力し、エラーリセット実行回路
３はエラーリセット信号１１と有効条件信号１４を受信
し、エラーリセットの有効条件を満した時のみエラーリ
セット実行信号１２を出力し、エラーおよび補助情報保
持回路４の内容をリセットする。
件設定回路２に設定した場合、例えばエラーリセット命
令を抑止するとか、エラーリセット命令の何回目から有
効にするとか、ある動作の次のエラーリセット命令を有
効にするとか、上位装置からエラーリセット命令１０が
送られてくると、エラーリセット命令受信回路１はエラ
ーリセット信号１１を出力し、エラーリセット実行回路
３はエラーリセット信号１１と有効条件信号１４を受信
し、エラーリセットの有効条件を満した時のみエラーリ
セット実行信号１２を出力し、エラーおよび補助情報保
持回路４の内容をリセットする。
このように、上位装置からエラーリセット命令がきても
、主記憶装置内のエラーリセット制御回路内で、エラー
リセット命令の有効条件を設定できるようにしておけば
、主記憶装置内でエラーを検出してシステムとしてエラ
ー収集が行なわれ、最後にエラーリセット命令がきても
エラーリセットが効かないように、または条件付で効く
ようにしてエラーを主記憶装置内に残しておくことによ
り、ハードウェア、ソフトウェア、ファームウェアが複
雑に絡んでいても多くの人数を掛ることなく、また複雑
な作業をすることなく、ケース・パイ・ケースでこまか
な障害解析用の設定を能率的に行なえる。
、主記憶装置内のエラーリセット制御回路内で、エラー
リセット命令の有効条件を設定できるようにしておけば
、主記憶装置内でエラーを検出してシステムとしてエラ
ー収集が行なわれ、最後にエラーリセット命令がきても
エラーリセットが効かないように、または条件付で効く
ようにしてエラーを主記憶装置内に残しておくことによ
り、ハードウェア、ソフトウェア、ファームウェアが複
雑に絡んでいても多くの人数を掛ることなく、また複雑
な作業をすることなく、ケース・パイ・ケースでこまか
な障害解析用の設定を能率的に行なえる。
本発明のエラーリセット制御回路は、障害解析を能率的
に実施できるという効果がある。
に実施できるという効果がある。
第１図は本発明の一実施例を示すブロック図である。
１・・・・・・エラーリセット命令受信回路、２・・・
・・・条件設定回路、３・・・・・・エラーリセット実
行回路、４・・・・・エラーおよび補助情報保持回路。
・・・条件設定回路、３・・・・・・エラーリセット実
行回路、４・・・・・エラーおよび補助情報保持回路。
Claims (1)
- 【特許請求の範囲】 （Ａ）上位装置からのエラーリセット命令にもとづいて
エラーリセット信号を出力するエラーリセット命令受信
回路、 （Ｂ）条件設定信号にもとづいて、エラーリセットが有
効時の条件を設定し、有効条件信号を出力する条件設定
回路、 （Ｃ）前記エラーリセット信号と前記条件設定信号とに
もとづいて、エラーリセット実行信号を出力するエラー
リセット実行回路、 （Ｄ）前記エラーリセット実行信号が供給された場合、
それまで保持していたエラーおよび補助情報をリセット
するエラーおよび補助情報保持回路、 とを含むことを特徴とするエラーリセット制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054052A JPH03255545A (ja) | 1990-03-05 | 1990-03-05 | エラーリセット制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054052A JPH03255545A (ja) | 1990-03-05 | 1990-03-05 | エラーリセット制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03255545A true JPH03255545A (ja) | 1991-11-14 |
Family
ID=12959842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2054052A Pending JPH03255545A (ja) | 1990-03-05 | 1990-03-05 | エラーリセット制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03255545A (ja) |
-
1990
- 1990-03-05 JP JP2054052A patent/JPH03255545A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012058958A (ja) | リダクション演算装置、処理装置及びコンピュータシステム | |
| JPH03255545A (ja) | エラーリセット制御回路 | |
| RU2039372C1 (ru) | Резервированная вычислительная система | |
| JP3588439B2 (ja) | データコンテナによる通信処理装置及び通信処理システム | |
| JPH05165758A (ja) | 入出力装置のアドレス設定方式 | |
| CN117112977A (zh) | 一种矩阵运算系统、方法、设备及介质 | |
| JPS621041A (ja) | 情報処理装置の診断回路 | |
| JPS6172347A (ja) | デ−タ入出力制御方式 | |
| JPH0195349A (ja) | 入出力装置 | |
| JPH01125627A (ja) | モジュール異常チェック方式 | |
| JPH02116933A (ja) | 発停機器制御方式 | |
| JPH0520783B2 (ja) | ||
| JPH01125634A (ja) | モジュール連携テスト方法 | |
| JPS6314244A (ja) | エラ−処理回路 | |
| JPH04180134A (ja) | 疑似エラー発生方式 | |
| JPH04273327A (ja) | 静的並列処理用プログラムの作成支援装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH0460848A (ja) | データ処理装置 | |
| JPH0353370A (ja) | 情報処理装置の並列処理装置 | |
| JPS62130434A (ja) | プログラムエラ−検出回路 | |
| JPS63223916A (ja) | デ−タバツフア回路 | |
| JPH04138532A (ja) | 暴走検出回路 | |
| JPS61187044A (ja) | 情報処理装置 | |
| JPH03204038A (ja) | 多数決比較回路 | |
| JPH0314132A (ja) | エラー処理制御方式 |