JPH03256122A - ワンチツプマイクロコンピユータ - Google Patents

ワンチツプマイクロコンピユータ

Info

Publication number
JPH03256122A
JPH03256122A JP2055610A JP5561090A JPH03256122A JP H03256122 A JPH03256122 A JP H03256122A JP 2055610 A JP2055610 A JP 2055610A JP 5561090 A JP5561090 A JP 5561090A JP H03256122 A JPH03256122 A JP H03256122A
Authority
JP
Japan
Prior art keywords
reset
data
inputted
rom
reset vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2055610A
Other languages
English (en)
Other versions
JP2575223B2 (ja
Inventor
Masao Mio
三尾　雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2055610A priority Critical patent/JP2575223B2/ja
Publication of JPH03256122A publication Critical patent/JPH03256122A/ja
Application granted granted Critical
Publication of JP2575223B2 publication Critical patent/JP2575223B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ワンチップマイクロコンピュータに内蔵さ
れるＲＯＭデータの磯暫保持に関するものである。
〔従来の技術〕
第２図は従来のワンチップマイクロコンピュータのテス
ト用モードの選択回路のブロック図である０図に釦いて
、（１）　Ｆｉテスト端子で、（２）　、　（３）　、
　（４ンのインバータを通ることにょジ、テスト端子（
１）の入力が１１１０か１１ｏ０かでプロセッサモード
とシングルチップモードの選択がおこなえる。シングル
チップモードとは、ワンチップマイクロコンピュータ内
蔵のＲＯＭのプログラムに従ってＩＩＪ作する状態をい
う。また、プロセッサモードとは、外付けしたＲＯＭと
のアクセスが可能なように、アドレス信号を出力し、Ｒ
ＯＭデータを大のするようにワンチップマイクロコンピ
ュータが動作する状態をいう。
〔発明が解決しようとする課題〕
従来のマイクロコンピュータのテスト用モード選択回路
は以上のように構成されていたので、ＲＯＭの内容をプ
ログラム以外のデータとしての利用が可能なマイクロコ
ンピュータにおいては、証でもプロセッサモードにする
ことによ、！１１、ＲＯＭの内容を容易に読み出すこと
かり能でめった。
この発明は上記のような問題点を解消するためになされ
たもので、ＲＯＭのデータを作成した者以外には、マイ
クロコンピュータをプロセッサモトとして使用すること
ができない、マイクロコン上ピユータ紮得ることを目的
とする。
〔課題を解決するための手段〕
この発明に係るフンチップマイクロコンピュタば、リセ
ット解除後のスタート番地を示すリセットベクタと回し
データがリセット時に入力されない限り、プロセッサモ
ードとして動作しないようにしたものである。
〔作用〕
このＹＡＡにふ・けるワンチップマイクロコンピュタは
、ＲＯＭデータを作成したユーザーとメカ−以外はリセ
ットベクタを知ることができないことを利用し、リセッ
トベクタを一種の暗号として利用したものである。
〔夾胤例〕
以下、この宅明の一実施例企図について説明する。第１
図に分いて、（１）はテスト端子、（３）はインバータ
、（ｂ）は内蔵泗れている＞ｑ　ＯＭ　、　（６）はテ
゛−タパス、（７）はリセットベクタをラッチするラッ
チ回路、（８）はリセット時に入力ポート（２）よシの
入力データをラッチするためのラッチ回路、（９）はラ
ッチ回路（７）　、　＋８３のデータを比較し、一致し
ている時１１１１１を出力する比較回路、１．１１はリ
セット入力端子、Ｏｌｌ　。
（ロ）はＮＡＮＤ、◇勾は外部端子である。
次に動作について説明する。テスト端子（１）がＩＩ□
ＩＩを入力している時は無条件にシングルチップそドと
なる。次にテスト端子（１）がＩＩ　ｌ　１１を入力し
ている時は、リセット時に外部入力端子ＱΦより入力さ
れたデータがリセット解除時にラッチ回１１８（８）に
ラッチされる。次に、リセット解除されてｎ　ＯＭ　Ｌ
５）よりデータバヌ（６）　Ｋ出力されるリセット解除
後のスタート借地を示すリセットベクタ（ユーザーが任
意に決めることができる）が出力されるタイミングでラ
ッチ回路（７）にとりこむ。この時、ラッチ回路（３）
のテ°−夕とリセットベクタが一致しているとすると、
比較回路（９）より１１１■が出力されプロセッサモー
ドが選択される。反対に、比較回路（９）よシネ一致出
力１１００か出力されるとテスト端子（１）の状ｄＫ無
関係にシングルチップモードが選択され、外付けのＲＯ
Ｍによジ内部のＲＯＭ　（５）のデータを読み出すこと
ができなくなる。
〔発明の効果〕
以上のように、この発明によれば、リセットベクタをプ
ロセッサモードで動作させるための暗号として使用する
ことにより、メーカーとＲＯＭデータを作成したユーザ
ー以外には、プロセッサモードを使用することができな
くな９、ＲＯＭデータの機密保持が可能となる効果があ
る０
【図面の簡単な説明】
第１図はこの宅明の一夾丸例によるワンチップマイクロ
コンピュータのＲＯＭデータ機密保持回路のブロック図
、第２図は従来のワンチップマイクロコンピュータのテ
ストモード選択回路を示すブロック図である。 図において、（１）はテスト端子、（３）はインバータ
、（５）はＲＯＭ　、　（ｆｉ）はデータバメ、（７）
　、　ｔ８Ｊはラッチ回路、（９）は比較回路、四はリ
セット入力端子、αυ。 ｏ４はＮＡＮＤ、０１は入力ポート、圓は外部端子でろ
る０ な釦、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. リセット解除後のリセットベクタをラッチする回路と、
    リセット時に上記リセットベクタと同じビット長の外部
    並列信号をラッチするラッチ回路と、上記２つのラッチ
    回路の出力が一致するかどうかを検出する比較回路と、
    上記比較回路の出力が不一致を示す信号を出した時、Ｉ
    Ｃを強制的に内部のＲＯＭで動作するモードにする機能
    をもつたワンチップマイクロコンピュータ。
JP2055610A 1990-03-06 1990-03-06 ワンチツプマイクロコンピユータ Expired - Lifetime JP2575223B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2055610A JP2575223B2 (ja) 1990-03-06 1990-03-06 ワンチツプマイクロコンピユータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2055610A JP2575223B2 (ja) 1990-03-06 1990-03-06 ワンチツプマイクロコンピユータ

Publications (2)

Publication Number Publication Date
JPH03256122A true JPH03256122A (ja) 1991-11-14
JP2575223B2 JP2575223B2 (ja) 1997-01-22

Family

ID=13003533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2055610A Expired - Lifetime JP2575223B2 (ja) 1990-03-06 1990-03-06 ワンチツプマイクロコンピユータ

Country Status (1)

Country Link
JP (1) JP2575223B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081908A (en) * 1997-01-31 2000-06-27 Kawasaki Steel Corporation Test method of one chip micro-computer and one chip micro-computer for conducting the test
JP2020181540A (ja) * 2019-04-26 2020-11-05 キヤノン株式会社 情報処理装置、データ検証方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081663A (ja) * 1983-10-11 1985-05-09 Nec Corp マイクロコンピユ−タ
JPS60245057A (ja) * 1984-05-21 1985-12-04 Hitachi Ltd １チツプマイクロコンピユ−タ
JPS62293430A (ja) * 1986-06-12 1987-12-21 Nec Corp プログラムの解読防止方式
JPH0250226A (ja) * 1988-08-11 1990-02-20 Nec Ic Microcomput Syst Ltd マイクロコンピュータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081663A (ja) * 1983-10-11 1985-05-09 Nec Corp マイクロコンピユ−タ
JPS60245057A (ja) * 1984-05-21 1985-12-04 Hitachi Ltd １チツプマイクロコンピユ−タ
JPS62293430A (ja) * 1986-06-12 1987-12-21 Nec Corp プログラムの解読防止方式
JPH0250226A (ja) * 1988-08-11 1990-02-20 Nec Ic Microcomput Syst Ltd マイクロコンピュータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081908A (en) * 1997-01-31 2000-06-27 Kawasaki Steel Corporation Test method of one chip micro-computer and one chip micro-computer for conducting the test
JP2020181540A (ja) * 2019-04-26 2020-11-05 キヤノン株式会社 情報処理装置、データ検証方法

Also Published As

Publication number Publication date
JP2575223B2 (ja) 1997-01-22

Similar Documents

Publication Publication Date Title
CN101533441B (zh) 提供安全执行环境的装置及其执行安全编码的方法
JP5607546B2 (ja) 保護された動作モードの間にシステムアクセスを制御するための方法および装置
US10289577B2 (en) System, method and computer-accessible medium for low-overhead security wrapper for memory access control of embedded systems
US6199167B1 (en) Computer architecture with password-checking bus bridge
WO2018036559A1 (zh) Jtag调试装置以及jtag调试方法
Athalye et al. Verifying hardware security modules with {Information-Preserving} refinement
TW200949684A (en) Microprocessor having a secure execution mode with provisions for monitoring, indicating, and managing security levels
JPS6267800A (ja) 半導体集積回路装置
CN111783165B (zh) 一种基于硬件隔离调用模式的安全可信系统芯片架构
CN112100016A (zh) 一种系统异常场景下的soc诊断方法及系统
JPH03256122A (ja) ワンチツプマイクロコンピユータ
TW200424930A (en) Secure mode indicator for smart phone or PDA
JPH0223443A (ja) マイクロコンピュータ
Thomas Hardware monitors for secure processing in embedded operating systems
Ermolov et al. Inside Intel Management Engine
JPS62150414A (ja) 共通機器保護装置
JPH05334460A (ja) シングルチップマイクロコンピュータ
JPS61134825A (ja) マイクロプロセツサ
JPH02108141A (ja) マイクロコンピュータ
JPH04316137A (ja) インサーキットエミュレータ
JPS59153225A (ja) 半導体集積回路装置及びこれを用いた情報処理システム
JPH0477924A (ja) マイクロコンピュータ
JPH03282686A (ja) シングルチップ・マイクロコンピュータ