JPH03257557A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH03257557A JPH03257557A JP2056841A JP5684190A JPH03257557A JP H03257557 A JPH03257557 A JP H03257557A JP 2056841 A JP2056841 A JP 2056841A JP 5684190 A JP5684190 A JP 5684190A JP H03257557 A JPH03257557 A JP H03257557A
- Authority
- JP
- Japan
- Prior art keywords
- code
- rom
- input
- microcomputer
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、読み出し専用メモリを内蔵したマイクロコ
ンピュータに関するものである。
ンピュータに関するものである。
第２図に従来のマイクロコンピュータにかけるブロック
図を示す。図にかいて、（１）は読み出し専用メモリ（
Ｊ２を下ＲＯＭと起す） ｓ （２）はＦＩＯＭコード
の出力を制御する制御回路、（８）は外部からテストモ
ードに切り換えるためのテスト端子、（４）は外部出力
ポートである。
図を示す。図にかいて、（１）は読み出し専用メモリ（
Ｊ２を下ＲＯＭと起す） ｓ （２）はＦＩＯＭコード
の出力を制御する制御回路、（８）は外部からテストモ
ードに切り換えるためのテスト端子、（４）は外部出力
ポートである。
次に動作について説明する。テスト端子（８）に、テス
トモードに入るための論理レベルを入力すると、制御回
路（２）によりＲＯＭ （１）の内容がＯ番地から順に
外部出力ポート（４）にＥ’ｌＯＭコードが出力される
。
トモードに入るための論理レベルを入力すると、制御回
路（２）によりＲＯＭ （１）の内容がＯ番地から順に
外部出力ポート（４）にＥ’ｌＯＭコードが出力される
。
従来のマイクロコンピュータは以上のように構成すれて
いるので、テスト端子の論理レベルにより簡単にＲＯＭ
コードを読み出すことができるため機密を知られてしま
うという問題点があった。
いるので、テスト端子の論理レベルにより簡単にＲＯＭ
コードを読み出すことができるため機密を知られてしま
うという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＲＯＭコードを知らない人に簡単にＲＯＭコ
ードを知られないようにするマイクロコンピュータを得
ることを目的とする。
たもので、ＲＯＭコードを知らない人に簡単にＲＯＭコ
ードを知られないようにするマイクロコンピュータを得
ることを目的とする。
こ（２）Ｑ明に−＞けるマイクロコンピュータは、４０
Ｍコードを読み出す場合に、ＲＯＭコードと同期して予
め決めてかいたバイト数だけ一致するコ−ドを外部から
入力しないとＲＯＭコードを読み出せないようにしたも
のである。
Ｍコードを読み出す場合に、ＲＯＭコードと同期して予
め決めてかいたバイト数だけ一致するコ−ドを外部から
入力しないとＲＯＭコードを読み出せないようにしたも
のである。
この発明にかける一致検出回路は、予め設定したバイト
数だけＲＯＭコードと外部入力コードが一致すると許可
信号を出力し、ＲＯＭコードを読み出せるようにする。
数だけＲＯＭコードと外部入力コードが一致すると許可
信号を出力し、ＲＯＭコードを読み出せるようにする。
以下に、この発明の一実施例を図について説明する。
第１図にかいて、（１）ないしく４）は第２図の従来例
に示したものと同等であるので説明を省略する。
に示したものと同等であるので説明を省略する。
（６）は外部入力ポート、（６）はＲＯＭ （１）と外
部穴カポ−）（１５！から入力されるコードを比較し一
致を検出する一致検出回路である。
部穴カポ−）（１５！から入力されるコードを比較し一
致を検出する一致検出回路である。
ここで一致検出回路（６）は３バイト分のコードを比較
して、すべてが一致した時のみオーバーフォロー信号を
出力するものとし、テスト端子（８）の論理レベルがＨ
ｉｇｈになった時にテストモードに入るようにする。
して、すべてが一致した時のみオーバーフォロー信号を
出力するものとし、テスト端子（８）の論理レベルがＨ
ｉｇｈになった時にテストモードに入るようにする。
次に動作について説明する。
マイクロコンピュータを動作状態とし、テスト端子（８
）をＥｉｇｈ レベルにするとＲＯＭ （１）の０番地
から順に、一致検出回路（６）に入力される。この時こ
のＲＯＭコードが入力されるのと同期して順に３バイト
分のＲＯＭコードと同じコードを外部入力ポート（５）
から入力すると、一致検出回路（６）からのオーバーフ
ォロー信号が制御回路（２）に入力され、ＲＯＭコード
出力状魅となり、４バイト目のＲＯＭコードから外部出
力ポート（４）に出力される。
）をＥｉｇｈ レベルにするとＲＯＭ （１）の０番地
から順に、一致検出回路（６）に入力される。この時こ
のＲＯＭコードが入力されるのと同期して順に３バイト
分のＲＯＭコードと同じコードを外部入力ポート（５）
から入力すると、一致検出回路（６）からのオーバーフ
ォロー信号が制御回路（２）に入力され、ＲＯＭコード
出力状魅となり、４バイト目のＲＯＭコードから外部出
力ポート（４）に出力される。
以上のように、この発明によれば、テストモードによっ
て、正しいＲＯＭコードを知らない人がＲＯＭコードを
読み出すことが出来なくなり、プログラムの機密を保護
することができる効果がある。
て、正しいＲＯＭコードを知らない人がＲＯＭコードを
読み出すことが出来なくなり、プログラムの機密を保護
することができる効果がある。
第１図はこの発明の一実施例によるマイクロコンピュー
タのブロック図、第２図は従来のマイクロコンピュータ
のブロック図である。 （１）はＲＯＭ、（２）は制御回路、（８）はテスト端
子、（４）は外部出力ポート、＋５）は外部入力ポート
％（６）は一致検出回路であろう なか、図中、同一符号は同一 又は相当部分を示す。
タのブロック図、第２図は従来のマイクロコンピュータ
のブロック図である。 （１）はＲＯＭ、（２）は制御回路、（８）はテスト端
子、（４）は外部出力ポート、＋５）は外部入力ポート
％（６）は一致検出回路であろう なか、図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- 読み出し専用メモリから出力されるコードと、それと同
期させて外部より入力するコードとを１バイト以上の予
め決められたバイト数比較を行う一致検出回路と、この
回路からの一致信号により外部に読み出し専用メモリか
ら出力されるコードを出力するか否かを制御する制御回
路を備えたマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2056841A JPH03257557A (ja) | 1990-03-07 | 1990-03-07 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2056841A JPH03257557A (ja) | 1990-03-07 | 1990-03-07 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257557A true JPH03257557A (ja) | 1991-11-18 |
Family
ID=13038629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2056841A Pending JPH03257557A (ja) | 1990-03-07 | 1990-03-07 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200287A (ja) * | 1993-12-16 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | 保護されたプログラム式メモリ・カートリッジとこれを使用するコンピュータ・システム |
-
1990
- 1990-03-07 JP JP2056841A patent/JPH03257557A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200287A (ja) * | 1993-12-16 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | 保護されたプログラム式メモリ・カートリッジとこれを使用するコンピュータ・システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523271A (en) | Software protection method and apparatus | |
| US5206938A (en) | Ic card with memory area protection based on address line restriction | |
| EP0449256A2 (en) | Microcontroller having security means | |
| US4777586A (en) | Semiconductor integrated circuit device with built-in arrangement for memory testing | |
| KR0146067B1 (ko) | 롬 데이타 보호방법 및 장치 | |
| AU695924B2 (en) | Program writable IC card and method thereof | |
| JPH03257557A (ja) | マイクロコンピュータ | |
| US5153921A (en) | Microcomputer | |
| EP0461631B1 (en) | Data storing device having a plurality of registers allotted for one address | |
| US5062080A (en) | Method and apparatus for enabling a memory | |
| US20010052079A1 (en) | Program writable IC card and method thereof | |
| JPH02259893A (ja) | 携帯型半導体記憶装置 | |
| JPH04168700A (ja) | 集積回路装置 | |
| JPS62233867A (ja) | リ−ドオンリメモリ | |
| KR100261062B1 (ko) | 컴퓨터 시스템의 포트 어드레스 설정 장치 | |
| KR100232215B1 (ko) | 데이타 보호회로 | |
| JPS63225839A (ja) | セキユリテイ機能付きｒｏｍ | |
| JPS58200345A (ja) | １チツプマイクロコンピユ−タ | |
| JPH08185360A (ja) | 内蔵ｒｏｍ読み出し禁止装置 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JPH06119251A (ja) | 読み出し専用メモリ | |
| JPH04148444A (ja) | マイクロプロセッサシステム | |
| JPH01201752A (ja) | マイクロコンピュータ | |
| JPH0498690A (ja) | 半導体メモリ | |
| JPH04347788A (ja) | Ｉｃメモリカード |