JPH01201752A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH01201752A JPH01201752A JP63026428A JP2642888A JPH01201752A JP H01201752 A JPH01201752 A JP H01201752A JP 63026428 A JP63026428 A JP 63026428A JP 2642888 A JP2642888 A JP 2642888A JP H01201752 A JPH01201752 A JP H01201752A
- Authority
- JP
- Japan
- Prior art keywords
- identification data
- propagation
- signal
- write
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims abstract description 24
- 238000012790 confirmation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに間し、特に外部から書
込み、読出し可能な領域を備えたマイクロコンピュータ
に関する。
込み、読出し可能な領域を備えたマイクロコンピュータ
に関する。
ユーザデータ記憶領域を内蔵する従来のマイクロコンピ
ュータは、一般に外付メモリが不要であることから小形
機器への応用が可能であり、あらゆる産業分野において
広く用いられている。
ュータは、一般に外付メモリが不要であることから小形
機器への応用が可能であり、あらゆる産業分野において
広く用いられている。
このユーザデータ記憶領域は、通常ＲＯＭで構成されて
おり、°マイクロコンピュータの製造工場においてマス
クを用いて内蔵データの値を確定するマスクＲＯＭ方式
と、ユーザにおいてデータの書込みを行うＰＲＯＭ方式
とに大別することができる。
おり、°マイクロコンピュータの製造工場においてマス
クを用いて内蔵データの値を確定するマスクＲＯＭ方式
と、ユーザにおいてデータの書込みを行うＰＲＯＭ方式
とに大別することができる。
マスクＲＯＭ方式は大量生産に適する他、内蔵データの
検査が製造工場にて行えるため、外部からの読出しは通
常禁止されている。
検査が製造工場にて行えるため、外部からの読出しは通
常禁止されている。
一方、ＰＲＯＭ方式はユーザ自身で書込みが行えるなめ
、マイクロコンピュータ動作の確認および小量多品種生
産に適している。
、マイクロコンピュータ動作の確認および小量多品種生
産に適している。
しかしながら、書込んだデータの検査が必要なため、外
部からの読出しが可能な構造となっていた。
部からの読出しが可能な構造となっていた。
上述した従来のマイクロコンピュータは、ＰＲＯＭ方式
の場合、ユーザが書込んだデータの読出しが可能ななめ
、第三者によりその内容が読出され、ユーザのノウハウ
の流出を招くという欠点がある。
の場合、ユーザが書込んだデータの読出しが可能ななめ
、第三者によりその内容が読出され、ユーザのノウハウ
の流出を招くという欠点がある。
本発明の目的は、書込まれたデータの読出しを禁止する
ことができ、第三者へのノウハウの流出を防止すること
ができるマイクロコンピュータを提供することにある。
ことができ、第三者へのノウハウの流出を防止すること
ができるマイクロコンピュータを提供することにある。
本発明のマイクロコンピュータは、書込み信号、読出し
信号によりユーザデータの書込み、読出しを行うユーザ
データ記憶部と、前記書込み信号、読出し信号により、
所定の識別をするための識別データの書込み、読出しを
行う識別データ記憶部と、伝播制御信号により前記書込
み信号、読出し信号の伝播を制御する伝播制御回路と、
前記書込み信号、読出し信号が入力されると前記識別デ
ータが書込み済であるか否かを判定する識別データ書込
み有無確認回路と、この識別データ書込み有無確認回路
の判定結果が否であるとき前記伝播制御信号を伝播許可
レベルとし、前記判定結果が書込み済みであるとき、前
記伝播制御信号を伝播遮断レベルとした後、前記識別デ
ータ記憶部に記憶されている識別データと外部から入力
された識別データとを比較しこれら識別データが一致し
たときに前記伝播制御信号を伝播許可レベルとする識別
データ判定制御回路とを有している。
信号によりユーザデータの書込み、読出しを行うユーザ
データ記憶部と、前記書込み信号、読出し信号により、
所定の識別をするための識別データの書込み、読出しを
行う識別データ記憶部と、伝播制御信号により前記書込
み信号、読出し信号の伝播を制御する伝播制御回路と、
前記書込み信号、読出し信号が入力されると前記識別デ
ータが書込み済であるか否かを判定する識別データ書込
み有無確認回路と、この識別データ書込み有無確認回路
の判定結果が否であるとき前記伝播制御信号を伝播許可
レベルとし、前記判定結果が書込み済みであるとき、前
記伝播制御信号を伝播遮断レベルとした後、前記識別デ
ータ記憶部に記憶されている識別データと外部から入力
された識別データとを比較しこれら識別データが一致し
たときに前記伝播制御信号を伝播許可レベルとする識別
データ判定制御回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
ユーザデータ記憶部１は、ユーザデータ格納領域を備え
、書込み信号ＳＷ、読出し信号ＳＲにより、アドレス信
号ＡＤの指示するアドレスに対しユーザデータＤＴの書
込み、読出しを行う。
、書込み信号ＳＷ、読出し信号ＳＲにより、アドレス信
号ＡＤの指示するアドレスに対しユーザデータＤＴの書
込み、読出しを行う。
識別データ記憶部２は、ユーザを識別するための識別コ
ードを格納する識別コード格納領域を備え、書込み信号
Ｓｗ及び読出し信号ＳＲ，ＳλＣにより、アドレス信号
ＡＤの指示するアドレスに対し識別データＤＴＩの書込
み、読出しを行う。
ードを格納する識別コード格納領域を備え、書込み信号
Ｓｗ及び読出し信号ＳＲ，ＳλＣにより、アドレス信号
ＡＤの指示するアドレスに対し識別データＤＴＩの書込
み、読出しを行う。
伝播制御回路３は、伝播制御信号ＳＴＣが伝播許可レベ
ル（例えば高レベル）のとき、書込み信号ＳＷ、読出し
信号ＳＲをユーザデータ記憶部１及び識別データ記憶部
２へ伝播し、伝播制御信号ＳＴｃが伝播遮断レベル（例
えば低レベル）のとき、書込み信号Ｓ Ｗ ＋読出し信
号ＳＲがユーザデータ記憶部１及び識別データ記憶部２
へ伝播されるのを阻止する。
ル（例えば高レベル）のとき、書込み信号ＳＷ、読出し
信号ＳＲをユーザデータ記憶部１及び識別データ記憶部
２へ伝播し、伝播制御信号ＳＴｃが伝播遮断レベル（例
えば低レベル）のとき、書込み信号Ｓ Ｗ ＋読出し信
号ＳＲがユーザデータ記憶部１及び識別データ記憶部２
へ伝播されるのを阻止する。
識別データ書込み有無確認回路４は、書込み信号Ｓｗ、
読出し信号ＳＲが入力されるとすでに識別データが書込
み済みであるか否かを判定して判定結果信号ＳＤを出力
し、アドレス信号ＡＤが識別データ記憶部２へのアドレ
スか否かを判定しアドレス判定信号ＳＡを出力する。
読出し信号ＳＲが入力されるとすでに識別データが書込
み済みであるか否かを判定して判定結果信号ＳＤを出力
し、アドレス信号ＡＤが識別データ記憶部２へのアドレ
スか否かを判定しアドレス判定信号ＳＡを出力する。
識別データ判定制御回路５は、判定結果信号ＳＤのレベ
ルが「書込み済みでない」側のレベルであるとき、伝播
制御信号ＳＴＣを伝播許可レベル（高レベル）とし、判
定結果信号ＳＤのレベルが「書込み済みである」側のレ
ベルであるときは、伝播制御信号ＳｔＣを伝播遮断レベ
ル（低レベル）とした後、アドレス判定信号ＳＡが識別
データ記憶部２へのアドレスであることを指示すると識
別データ記憶部２からそのアドレスの識別データＤＴ＋
を読出し、この識別データＤＴ、と外部から入力された
識別データＤＴ＋ ’とを比較し、これら識別データＤ
Ｔ＋ 、ＤＴ＋ ’が一致したときに伝播制御信号Ｓｔ
Ｃを伝播許可レベル（高レベル）とする。
ルが「書込み済みでない」側のレベルであるとき、伝播
制御信号ＳＴＣを伝播許可レベル（高レベル）とし、判
定結果信号ＳＤのレベルが「書込み済みである」側のレ
ベルであるときは、伝播制御信号ＳｔＣを伝播遮断レベ
ル（低レベル）とした後、アドレス判定信号ＳＡが識別
データ記憶部２へのアドレスであることを指示すると識
別データ記憶部２からそのアドレスの識別データＤＴ＋
を読出し、この識別データＤＴ、と外部から入力された
識別データＤＴ＋ ’とを比較し、これら識別データＤ
Ｔ＋ 、ＤＴ＋ ’が一致したときに伝播制御信号Ｓｔ
Ｃを伝播許可レベル（高レベル）とする。
伝播制御信号ＳＴＣが伝播許可レベルであるときには、
従来と同様の書込み、読出し処理が行なわれる。
従来と同様の書込み、読出し処理が行なわれる。
従って、所定の時点で識別データを書込んでおくと、識
別データのデータ長を８ビツト８ワードとした場合、そ
の組合せは（２８）８となり、仮に、１μｓでこの識別
データの照合を行ったとして、全ての組合せを確認する
には５８万年を必要とし、第三者により、ユーザデータ
記憶部１に記憶されているデータを読出される可能性は
事実上無いと言ってよい。
別データのデータ長を８ビツト８ワードとした場合、そ
の組合せは（２８）８となり、仮に、１μｓでこの識別
データの照合を行ったとして、全ての組合せを確認する
には５８万年を必要とし、第三者により、ユーザデータ
記憶部１に記憶されているデータを読出される可能性は
事実上無いと言ってよい。
第２図は第１図に示された実施例の動作を説明するため
の流れ図である。
の流れ図である。
この流れ図は、書込み信号Ｓｗ、読出し信号ＳＲが入力
されてリード・ライト動作が開始された後の本実施例の
一連の動作を示すものである。
されてリード・ライト動作が開始された後の本実施例の
一連の動作を示すものである。
以上説明したように本発明は、あらかじめ識別データを
記憶しておき、この識別データと外部から入力された識
別データとが一致しないかぎりユーザデータ記憶部に記
憶されたデータが外部から読出せない構成とすることに
より、第三者へのノウハウの流出を防止することができ
る効果がある。
記憶しておき、この識別データと外部から入力された識
別データとが一致しないかぎりユーザデータ記憶部に記
憶されたデータが外部から読出せない構成とすることに
より、第三者へのノウハウの流出を防止することができ
る効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示された実施例の動作を説明するための流れ図
である。 １・・・ユーザデータ記憶部、２・・・識別データ記憶
部、３・・・伝播制御回路、４・・・識別データ書込み
有無確認回路、５・・・識別データ判別制御回路、Ｓｌ
〜Ｓフ・・・ステップ。
第１図に示された実施例の動作を説明するための流れ図
である。 １・・・ユーザデータ記憶部、２・・・識別データ記憶
部、３・・・伝播制御回路、４・・・識別データ書込み
有無確認回路、５・・・識別データ判別制御回路、Ｓｌ
〜Ｓフ・・・ステップ。
Claims (1)
- 書込み信号、読出し信号によりユーザデータの書込み、
読出しを行うユーザデータ記憶部と、前記書込み信号、
読出し信号により、所定の識別をするための識別データ
の書込み、読出しを行う識別データ記憶部と、伝播制御
信号により前記書込み信号、読出し信号の伝播を制御す
る伝播制御回路と、前記書込み信号、読出し信号が入力
されると前記識別データが書込み済であるか否かを判定
する識別データ書込み有無確認回路と、この識別データ
書込み有無確認回路の判定結果が否であるとき前記伝播
制御信号を伝播許可レベルとし、前記判定結果が書込み
済みであるとき、前記伝播制御信号を伝播遮断レベルと
した後、前記識別データ記憶部に記憶されている識別デ
ータと外部から入力された識別データとを比較しこれら
識別データが一致したときに前記伝播制御信号を伝播許
可レベルとする識別データ判定制御回路とを有すること
を特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026428A JPH01201752A (ja) | 1988-02-05 | 1988-02-05 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026428A JPH01201752A (ja) | 1988-02-05 | 1988-02-05 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01201752A true JPH01201752A (ja) | 1989-08-14 |
Family
ID=12193243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63026428A Pending JPH01201752A (ja) | 1988-02-05 | 1988-02-05 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01201752A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60123948A (ja) * | 1983-12-08 | 1985-07-02 | Nec Corp | Ｒｏｍの読出し制御方式 |
| JPS61278951A (ja) * | 1985-06-04 | 1986-12-09 | Mitsubishi Electric Corp | 記憶情報保護回路 |
| JPS6278643A (ja) * | 1985-10-02 | 1987-04-10 | Hitachi Ltd | 半導体集積回路 |
-
1988
- 1988-02-05 JP JP63026428A patent/JPH01201752A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60123948A (ja) * | 1983-12-08 | 1985-07-02 | Nec Corp | Ｒｏｍの読出し制御方式 |
| JPS61278951A (ja) * | 1985-06-04 | 1986-12-09 | Mitsubishi Electric Corp | 記憶情報保護回路 |
| JPS6278643A (ja) * | 1985-10-02 | 1987-04-10 | Hitachi Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3396043B2 (ja) | マイクロ回路 | |
| US5206938A (en) | Ic card with memory area protection based on address line restriction | |
| JPH06236325A (ja) | データ記憶装置 | |
| US5506396A (en) | Microcomputer for IC card | |
| JPH1049365A (ja) | フロッピーディスクドライブ | |
| JPH01201752A (ja) | マイクロコンピュータ | |
| JP3086052B2 (ja) | Ｅｅｐｒｏｍ | |
| JPH01263892A (ja) | 携帯可能電子装置 | |
| JPS63305444A (ja) | 記憶装置 | |
| JPH07271751A (ja) | セキュリティ回路内蔵マイクロコントローラ | |
| JPS63279341A (ja) | メモリ集積回路 | |
| JPH0250226A (ja) | マイクロコンピュータ | |
| JPH11328326A (ja) | Ｉｃカード | |
| JPH04165487A (ja) | Ｉｃカードにおけるエラーチェック方法 | |
| JP2000259801A (ja) | 初期化機能付きｉｃカード用メモリ装置 | |
| JPH02159691A (ja) | 記憶媒体のアクセス装置 | |
| JPH01181182A (ja) | 携帯可能電子装置のデータ記憶方式 | |
| JPH04359320A (ja) | 電子機器 | |
| JPH02235158A (ja) | Ｉｃカードのセキユリテイ機能 | |
| JPH0496849A (ja) | 入出力制御装置のダブルアクセス検出装置 | |
| JPS63234500A (ja) | メモリのデ−タ保護方式 | |
| JPH04180188A (ja) | Ｉｃカード | |
| JPH01245345A (ja) | シングル・チップ・マイクロコンピュータ | |
| JPH11242634A (ja) | メモリカードシステム | |
| JPS61168060A (ja) | デ−タ処理装置 |