JPH03257609A - プロセッサシステム - Google Patents

プロセッサシステム

Info

Publication number
JPH03257609A
JPH03257609A JP2057225A JP5722590A JPH03257609A JP H03257609 A JPH03257609 A JP H03257609A JP 2057225 A JP2057225 A JP 2057225A JP 5722590 A JP5722590 A JP 5722590A JP H03257609 A JPH03257609 A JP H03257609A
Authority
JP
Japan
Prior art keywords
expansion board
board
initialization
main processor
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2057225A
Other languages
English (en)
Inventor
Hirokatsu Hiraga
平賀 洋勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2057225A priority Critical patent/JPH03257609A/ja
Publication of JPH03257609A publication Critical patent/JPH03257609A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 F発明の目的コ (産業上の利用分野) 本発明はプロセッサシステムに係り、特にシステムバス
上に追加接続された複数の拡張ボードに対し、メインプ
ロセッサボードから標準的な初期化を自動的に行ない得
るようにしたプロセッサシステムに関する。
(従来の技術) プロセッサシステムにおいて、通信制御・PIO入出力
・グラフィック機能等、メインプロセッサボードの機能
を補足するために、システムバス上に種々の拡張ボード
を接続する方法は、従来から広く用いられてきている。
この場合、これらの拡張ボードとメインプロセッサとの
間で情報のやりとりを行なうために、共有メモリ、I1
0100割込みライン等の資源を利用することも一般的
に行なわれている。
しかしながら、従来では例えば共有メモリやI1010
0アドレスや割込みラインの番号は、接続される拡張ボ
ードて半固定的に決められており、これらの拡張ボード
を制御するために作成されたメインプロセッサ側のドラ
イバプログラムは、あらかしめ定められた値で資源をア
クセスしている。このため、複数の拡張ボードを接続す
ることで、アドレスや割込みラインの番号か重なったり
、あるいはある固定の値しかとることのできない拡張ボ
ードを接続するために、1トむを得す値を変えなければ
ならなくなったような場合には、その都度ドライバプロ
グラムのソフトを作り直したり、修正等の変更が必要と
なり、結果的に拡張性、保守性、信頼性の低いソフトウ
ェアになるという問題があった。また、接続される拡張
ボードの種類によって、ドライバプログラムの内容か異
なってしまい、管理も煩雑になるという問題もあった。
(発明が解決しようとする課題) 以上のように、従来のプロセッサシステムにおいては、
$X亀tL、惨う)1ゆ)゛4ベナ)・七。
本発明の目的は、システムバス上に追加接続された複数
の拡張ボードに対し、システム初期化時にメインプロセ
ッサボードから標準的な初期化を自動的に行なうことが
でき、割り付ける共有メモリや割込み番号の変更か生し
た場合にも、拡張ボードドライバプログラムのソフトウ
ェア変更が一切不要な極めて信頼性の高いプロセッサシ
ステムを提供することにある。
[発明の構成] (課題を解決するための手段) 上記の目的を達成するために本発明では、システム全体
の制御を行なうメインプロセッサボードと、メインプロ
セッサボードの補助的な機能を行なう複数の拡張ボード
と、メインプロセッサボードと各拡張ボードとの間の情
報のやりとりを可能にする共通のシステムバスとから構
成されるプロセッサシステムにおいて、拡張ボードの資
源に関する種々の定義情報を保持している拡張ボード初
期化パラメータファイルを読み出す機能手段と、ファイ
ル内の拡張ボード初期化パラメータの読み出しが全て終
了していない場合に、パラメータ内の各フィールドの値
の妥当性をチェックし、エラが無い場合には指定された
ドライバパス名に従って拡張ボードに対するオープン処
理を実行する機能手段と、オープン処理か正常に行なわ
れた場合に、拡張ボードに対して拡張ボード初期化パラ
メータの内容を通知する機能手段と、拡張ボードに対す
る通知が正常に行なわれた場合に、クロズ処理を行なう
機能手段と、拡張ボート初期化パラメータの通知を受け
ると、この時に渡される拡張ボード初期化パラメータを
獲得してその妥通性をチェックする機能手段と、拡張ボ
ード初期化パラメータ内にエラーか無い場合に、当該初
期化パラメータ内にある割込み番号から割込みハンドラ
のアドレスを、当該割込み番号に対応するヘクタテーブ
ルに登録すると共に、使用するシステムバス上の割込み
ラインを設定する機能手段と、拡張ボード初期化パラメ
ータ内に示されるメモリ空間アドレス、割込み番号を拡
張ボードに通知し設定する機能手段と、設定が完了する
と拡張ボードのウェイクアップ処理を行なう機能手段と
からなり、メインプロセッサボードのシステム初期化実
行時に起動される拡張ボードドライバ初期化処理手段を
、メインプロセッサボードに備えている。
(作用) 従って、本発明のプロセッサシステムにおいては、各拡
張ボードの初期化を、メインプロセッサのシステム初期
化処理の際に自動的に行なうことができる。これにより
、拡張ボードドライバの初期化方式の標準化を図ること
ができ、さらに複数ボードの組合せや共有メモリや割込
み番号が固定のボードとの組合せ等により、割り付ける
共有メモリや割込み番号の変更か生じたような場合にも
、初期化パラメータファイルの内容の変更とシステムの
再立ち上げとにより簡単に対応することができ、拡張ボ
ードドライバプログラムのソフトウェア変更を一切不要
とすることができる。
(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
第1図は、本発明によるプロセッサシステムの構成例を
示すブロック図である。第1図において、プロセッサシ
ステムは、システム全体の制御を行なうメインプロセッ
サボード11と、メインプロセッサボード11の補助的
な機能(例えば、通信制御、PIO入出力、グラフィッ
ク等)を行なう複数の拡張ボード12.13と、メイン
プロセッサボード11と拡張ボード12.13との間の
情報のやりとりを可能にする共通のシステムバス14と
から構成している。
第2図は、第1図における拡張ボード1213の構成例
を示すブロック図である。第2図において、拡張ボード
は、ボード個有の機能を実現するためのプロセッサ21
と、ローカルメモリ22と、メインプロセッサボード1
1間との割込みの管理を行う割込み制御手段23と、メ
インプロセッサボード11からのコマンドにより、シス
テムバス14上に出力する割込みラインを選択できる割
込みライン選択手段24と、メインプロセッサボード1
1との間の情報データのやりとりを行なうための共有メ
モリ(デュアルポートメモリ)25と、共有メモリ25
をメインプロセッサボード11側から見たメモリ空間の
どこに割り付けるかを選択できるメモリ空間選択手段2
6と、メインプロセッサボード11間との割込み発生や
コマンド・ステータスのやりとりを行なうI10空間2
7と、I10空間27をメインプロセッサボード11側
から見たI10100どこに割り付けるかを選択できる
I1010進択手段28と、メインプロセッサボード1
1と共通に接続されて情報の交換を行なうシステムバス
210と、システムバス210上へのデータやアドレス
や割込みの受は渡しを管理するバス制御機構29とから
構成している。
第3図は、第1図におけるメインプロセッサボード11
側のソフトウェア構成例を示すブロック図である。第3
図において、31はシステムの立上げ時に最初に制御が
渡されるシステム初期化プログラムであり、拡張ボード
ドライバの初期化のために呼ばれる拡張ボードドライバ
初期化プログラム32と、システム初期化プログラム3
3とからなっている。また、34.35は、システム内
に作成される複数のユーザアプリケーションである。さ
らに、36はシステム全体のソフトウェアの管理を行な
うオペレーティングシステムである。
一方、37は拡張ボードやその他の割込み要因を処理す
る割込み処理ハンドラ、38はその割込みを受付ける割
込みコントローラである。また、39.313はシステ
ムに接続された複数の拡張ボードを駆動するための拡張
ボードドライバルーチンであり、拡張ボード初期化のた
めの拡張ボード初期化ルーチン310と、ボード個有の
入出力処理等を行なう拡張ボード処理ルーチン311と
に分けられる。さらに、312,314は拡張ボドドラ
イバルーチン39.313が扱う拡張ボドである。
ここで、本発明で必要なソフトウェア処理を行なう対象
となる機能モジュールは、拡張ボードドライバ初期化プ
ログラム32と、ドライバ内の拡張ボード初期化ルーチ
ン310である。
次に、以上のように構成したプロセッサシステムにおけ
る拡張ボードの初期化処理について、第4図ないし第6
図を用いて説明する。
第4図は、拡張ボードドライバ初期化プログラム32の
処理の流れを示すフロー図である。拡張ボードドライバ
初期化プログラム32は、メインプロセッサボード11
のシステム初期化実行時にシステム初期化プログラムに
より呼び出される。
まず、二次記憶媒体(一般的にはディスク)上に存在す
る拡張ボード初期化パラメータファイルか読み出される
。この場合、拡張ボード初期化パラメータファイルは第
5図に示すような構造を有し、拡張ボードの資源に関す
る種々の定義情報を保持している。
次に、ファイル内のレコードの読み出しを全て終了(E
OF:エンドオブファイル)した場合には処理を終了し
、呼び出したシステム初期化プログラムへと制御が戻さ
れる。また、ファイル内のレコードが存在している場合
には、レコード内の各フィールドの値の妥当性がチェッ
クされ、エラが無ければ、指定されたドライババス名を
用いて、拡張ボードドライバルーチン39,313に対
するオープン処理が実行さける。そして、このオープン
処理が正常に行なわれた場合には、拡張ボードドライバ
ルーチン3つに対し、拡張ボード初期化パラメータの内
容が通知される。この通知は、一般的にはボードの初期
化を識別するコマンドを伴って、拡張ボードドライバに
対する特殊関数の呼び出しくUNIXオペレーティング
システムの場合はjOct l関数)を用いて実行され
る。次に、拡張ボードドライバルーチン3つに対する通
知が正常に行なわれた場合には、クローズ処理か行なわ
れ、次のパラメータファイルの読み出しが繰り返される
第6図は、拡張ボードドライバ312内の初期化ルーチ
ン310の処理の流れを示すフロー図である。ボードド
ライバ内の初期化ルーチン310は、拡張ボードドライ
バ初期化プログラム32から拡張ボード初期化パラメー
タの通知を受けると、特殊関数ルーチンのサブルーチン
コールの形で呼び出される。この初期化ルーチン310
は、呼び出された際に渡される拡張ボード初期化パラメ
タを獲得し、そのパラメータの妥当性のチェックが行な
われる。そして、初期化パラメータ内にエラーが存在し
なければ、初期化パラメータ内にある割込み番号から、
第3図の割込みハンドラ37が管理するベクタテーブル
内の割込み番号に対応するエントリに、拡張ボードから
の割込みか生じた場合に処理を行なう割込みルーチンの
先頭アドレスが登録されると同時に、拡張ボードの割込
み選択手段に対して、使用するシステムバス上の割込み
ラインの設定が行なわれる。さらに、初期化パラメータ
内に示されるメモリ空間アドレス指定の情報が、拡張ボ
ードのアドレス選択手段に与えられ、拡張ボードが持っ
ている共有メモリをメモリ空間のどのアドレスに割りつ
けるかが知らされる。そして、以上の設定が完了した時
点で、拡張ボード側の処理を開始するために拡張ボード
のウェイクアップ処理が行なわれ、一連の処理が終了す
る。一方、上記でもし初期化パラメータ内にエラーがあ
った場合には、その旨が初期化プログラムに対して知ら
される。
以上の処理により、システム初期化時に自動的に拡張ボ
ード12.13の初期化が行なわれ、メインプロセッサ
ボード11と拡張ボート1213間で共有する資源の設
定を柔軟に対応することかできる。
上述したように、本実施例のプロセッサシステムにおい
ては、各拡張ボード12.13の初期化を、メインプロ
セッサボード11のシステム初期化処理の際に自動的に
行なうことが可能となる。
これにより、拡張ボードドライバの初期化の標準化を図
ることかできる。また、複数ボートの組合せや、共有メ
モリや割込み番号が固定のボードとの組合せ等により、
割り付ける共有メモリや割込み番号の変更か生じたよう
な場合にも、初期化パラメータファイルの内容の変更と
システムの再立ち上げとによって簡単に対応することが
できるため、従来のように拡張ボードドライバプログラ
ムのソフトウェア変更か一切必要なくなり、拡張性、保
守性に極めて優れたソフトウェアにすることができる。
[発明の効果] 以上説明したように本発明によれば、システムバス上に
追加接続された複数の拡張ボードに対し、システム初期
化時にメインプロセッサボードから標準的な初期化を自
動的に行なうことができ、割り付ける共有メモリや割込
み番号の変更が生じた場合にも、拡張ボードドライバプ
ログラムのソフトウェア変更が一切不要な極めて信頼性
の高いプロセッサシステムが提供できる。
【図面の簡単な説明】
第1図は本発明によるプロセッサシステムの一実施例を
示すブロック図、第2図は同実施例における拡張ボード
の構成例を示すブロック図、第3図は同実施例における
メインプロセッサ側のソフトウェア構成例を示すブロッ
ク図、第4図は第3図における拡張ボードドライバ初期
化プログラムの処理の流れを示すフロー図、第5図は拡
張ボド初期化パラメータファイルの構造例を示す図、第
6図は第3図における拡張ボードドライバ内の初期化ル
ーチンの処理の流れを示すフロー図である。 11・・・メインプロセッサボード、12.13・・。 拡張ボード、14・・・システムバス、21・・・プロ
セッサ、22・・・ローカルメモリ、24・・・割込み
ライン選択手段、25・・・共有メモリ(デュアルポー
トメモリ)、210・・・システムバス。

Claims (1)

  1. 【特許請求の範囲】 システム全体の制御を行なうメインプロセッサボードと
    、前記メインプロセッサボードの補助的な機能を行なう
    複数の拡張ボードと、前記メインプロセッサボードと各
    拡張ボードとの間の情報のやりとりを可能にする共通の
    システムバスとから構成されるプロセッサシステムにお
    いて、前記拡張ボードの資源に関する種々の定義情報を
    保持している拡張ボード初期化パラメータファイルを読
    み出す機能手段と、前記ファイル内の拡張ボード初期化
    パラメータの読み出しが全て終了していない場合に、パ
    ラメータ内の各フィールドの値の妥当性をチェックし、
    エラーが無い場合には指定されたドライバパス名に従っ
    て拡張ボードに対するオープン処理を実行する機能手段
    と、前記オープン処理が正常に行なわれた場合に、前記
    拡張ボードに対して拡張ボード初期化パラメータの内容
    を通知する機能手段と、前記拡張ボードに対する通知が
    正常に行なわれた場合に、クローズ処理を行なう機能手
    段と、前記拡張ボード初期化パラメータの通知を受ける
    と、この時に渡される拡張ボード初期化パラメータを獲
    得してその妥当性をチェックする機能手段と、前記拡張
    ボード初期化パラメータ内にエラーが無い場合に、当該
    初期化パラメータ内にある割込み番号から割込みハンド
    ラのアドレスを、当該割込み番号に対応するベクタテー
    ブルに登録すると共に、使用するシステムバス上の割込
    みラインを設定する機能手段と、前記拡張ボード初期化
    パラメータ内に示されるメモリ空間アドレス、割込み番
    号を拡張ボードに通知し設定する機能手段と、前記設定
    が完了すると拡張ボードのウェイクアップ処理を行なう
    機能手段とからなり、前記メインプロセッサボードのシ
    ステム初期化実行時に起動される拡張ボードドライバ初
    期化処理手段を、前記メインプロセッサボードに備えた ことを特徴とするプロセッサシステム。
JP2057225A 1990-03-08 1990-03-08 プロセッサシステム Pending JPH03257609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2057225A JPH03257609A (ja) 1990-03-08 1990-03-08 プロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2057225A JPH03257609A (ja) 1990-03-08 1990-03-08 プロセッサシステム

Publications (1)

Publication Number Publication Date
JPH03257609A true JPH03257609A (ja) 1991-11-18

Family

ID=13049590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2057225A Pending JPH03257609A (ja) 1990-03-08 1990-03-08 プロセッサシステム

Country Status (1)

Country Link
JP (1) JPH03257609A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016177333A (ja) * 2015-03-18 2016-10-06 富士通株式会社 情報処理装置及び情報処理装置の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016177333A (ja) * 2015-03-18 2016-10-06 富士通株式会社 情報処理装置及び情報処理装置の制御方法

Similar Documents

Publication Publication Date Title
US3665404A (en) Multi-processor processing system having interprocessor interrupt apparatus
US5659756A (en) Method and system for providing access to logical partition information on a per resource basis
US4954945A (en) Processor-selection system
US4124891A (en) Memory access system
US6598069B1 (en) Method and apparatus for assigning resources to logical partition clusters
GB2166271A (en) Method of appointing an executive in a distributed processing system
US5146605A (en) Direct control facility for multiprocessor network
AU603876B2 (en) Multiple i/o bus virtual broadcast of programmed i/o instructions
US6629165B1 (en) Programmable controller including intelligent module
US5036456A (en) Apparatus for controlling concurrent operations of a system control unit including activity register circuitry
US5018064A (en) Virtual computer system
JPH03257609A (ja) プロセッサシステム
US3787891A (en) Signal processor instruction for non-blocking communication between data processing units
US8464016B2 (en) Method and device for switching over in a memory for a control device
US6567841B1 (en) Method and apparatus for creating and identifying logical partition clusters
JP2758257B2 (ja) 計算機システム
JPH02310786A (ja) マイクロコンピュータ
JPH0821009B2 (ja) チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム
JPS6159558A (ja) Dma診断方式
JPS61101865A (ja) マルチマイクロプロセツサシステム
JP2551054B2 (ja) 入出力系再構成処理装置
JPH0816405A (ja) システム初期化装置
JPH06314231A (ja) 共用メモリアクセス制御方法
JP2002244857A (ja) 制御装置
JPH01134651A (ja) バスユニット直接制御機構