JPH03257648A - Ｖｘｉバス回線選択装置 - Google Patents
Ｖｘｉバス回線選択装置Info
- Publication number
- JPH03257648A JPH03257648A JP5709790A JP5709790A JPH03257648A JP H03257648 A JPH03257648 A JP H03257648A JP 5709790 A JP5709790 A JP 5709790A JP 5709790 A JP5709790 A JP 5709790A JP H03257648 A JPH03257648 A JP H03257648A
- Authority
- JP
- Japan
- Prior art keywords
- line
- lines
- bus
- control
- ttltrig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は新しい計測器用標準バスとして注目されている
ＶＸ Ｉ （ＶＭＥｂｕｓ ＥｘｔｅｎＳｉｏｎｓ
ｆｏｒ Ｉｎ５ｔｒｕｓ＋ｅｎｔａｔｌｏｎ）バスにお
ける回線選択装置に関し、更に詳しくは、ＴＴＬＴＲＩ
Ｇラインのソフトウェアによるベアラインの選択に関す
る。
ＶＸ Ｉ （ＶＭＥｂｕｓ ＥｘｔｅｎＳｉｏｎｓ
ｆｏｒ Ｉｎ５ｔｒｕｓ＋ｅｎｔａｔｌｏｎ）バスにお
ける回線選択装置に関し、更に詳しくは、ＴＴＬＴＲＩ
Ｇラインのソフトウェアによるベアラインの選択に関す
る。
〈従来の技術〉
ＶＸＩバスについては、例えばオーム社から発行されて
いる雑誌「エレクトロニクスＪ １９９０年１月号５６
頁乃至６３頁及び同誌の同年２月号４６頁乃至５６頁に
開発の経緯、規格の概略、最近の動向等について解説が
行われている。
いる雑誌「エレクトロニクスＪ １９９０年１月号５６
頁乃至６３頁及び同誌の同年２月号４６頁乃至５６頁に
開発の経緯、規格の概略、最近の動向等について解説が
行われている。
すなわち、ＶＸＩバスは国際規格Ｖ Ｍ Ｅ （Ｖｅｒ
ｓａｂｕｓ Ｍｏｄｕｌａｒ Ｅｕｒｏｐｅ）バスをベ
ースとして＝１測器に不可欠な機能が追加された規格で
あって、計測システムの小形化、モジュール間及び計測
システムとホストコンピュータとの間での高速データ転
送、さらにはオープンアーキテクチャによる複数のメー
カーの計測モジュールの同一フレーム内への実装等を可
能にしたものである。
ｓａｂｕｓ Ｍｏｄｕｌａｒ Ｅｕｒｏｐｅ）バスをベ
ースとして＝１測器に不可欠な機能が追加された規格で
あって、計測システムの小形化、モジュール間及び計測
システムとホストコンピュータとの間での高速データ転
送、さらにはオープンアーキテクチャによる複数のメー
カーの計測モジュールの同一フレーム内への実装等を可
能にしたものである。
この様なＶＸＩ規格に基づく各種の計測モジュールを同
一のメインフレームに挿入実装することにより、１台の
ホストコンピュータ画面を各種の計測器に変身させるこ
とができる。
一のメインフレームに挿入実装することにより、１台の
ホストコンピュータ画面を各種の計測器に変身させるこ
とができる。
ところで、ＶＭＥバス等の汎用バスシステムでは、一般
にパラレルのデータ転送により高速データ転送を実現し
ている。
にパラレルのデータ転送により高速データ転送を実現し
ている。
〈発明が解決しようとする課題〉
しかし、このような汎用バスでは、多数のモジュールで
同一のバスを利用するために、複数のモジュールが同時
にデータ転送を行うことはできない。
同一のバスを利用するために、複数のモジュールが同時
にデータ転送を行うことはできない。
このために、多数のモジュールが実装されていてバスの
利用効率が高くなると、モジュールあたりの転送レート
が低下するという問題がある。
利用効率が高くなると、モジュールあたりの転送レート
が低下するという問題がある。
なお、転送レートは、次式で表される。
転送レート−（転送したデータ量）／（転送が必要にな
ってから転送を終了するまでの時間）本発明はこのよう
な点に着目してなされたものであり、その目的は、ＶＸ
Ｉバスにおいて、バスの利用効率か上かってもモジュー
ルあたりの高い転送レートが確保できるようにするとと
もに、それに伴うＴＴＬＴＲＩＧラインのペアラインの
選択及び選択された回線における信号の入出力の制御が
ソフトウェアにより行えるＶＸＩ／＜ス回線選択装置を
提供することにある。
ってから転送を終了するまでの時間）本発明はこのよう
な点に着目してなされたものであり、その目的は、ＶＸ
Ｉバスにおいて、バスの利用効率か上かってもモジュー
ルあたりの高い転送レートが確保できるようにするとと
もに、それに伴うＴＴＬＴＲＩＧラインのペアラインの
選択及び選択された回線における信号の入出力の制御が
ソフトウェアにより行えるＶＸＩ／＜ス回線選択装置を
提供することにある。
く課題を解決するための手段〉
上記課題を解決する本発明は、
ＶＸＩバスの各ＴＴＬＴＲＩ Ｇラインに接続されたバ
スドライバと、 前記ｖＸＩバスのＴＴＬＴＲＩＧラインを２ラインずつ
分割することにより構築される４回線の全二重シリアル
データ転送バスから１回線を選択するとともに選択され
た回線の信号の入出力を制御するためのコントロールビ
ットかＶＭＥバスから入力されるレジスタと、 該レジスタの出力信号により制御され、前記４回線から
１回線を選択するマルチプレクサ、とて構成されたこと
を特徴とするものである。
スドライバと、 前記ｖＸＩバスのＴＴＬＴＲＩＧラインを２ラインずつ
分割することにより構築される４回線の全二重シリアル
データ転送バスから１回線を選択するとともに選択され
た回線の信号の入出力を制御するためのコントロールビ
ットかＶＭＥバスから入力されるレジスタと、 該レジスタの出力信号により制御され、前記４回線から
１回線を選択するマルチプレクサ、とて構成されたこと
を特徴とするものである。
く作用〉
本発明のＶＸＩバス回線°選択装置によれば、ＴＴＬＴ
ＲＩＧラインを２ラインずつ分割することにより構築さ
れる４回線の全二重シリアルデータ転送バスからの１回
線の選択及び選択された回線における信号の入出力の制
御は、ＶＭＥパスを介して加えられるコントロールビッ
トに基づくソフトウェアにより行われる。
ＲＩＧラインを２ラインずつ分割することにより構築さ
れる４回線の全二重シリアルデータ転送バスからの１回
線の選択及び選択された回線における信号の入出力の制
御は、ＶＭＥパスを介して加えられるコントロールビッ
トに基づくソフトウェアにより行われる。
〈実施例〉
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
まず、ＶＸＩバス規格において、トリガバスは８本のＴ
ＴＬライン（ＴＴＬＴＲＩＧ）と６本のＥＣＬライン（
ＥＣＬＴＲＩＧ）に分けられる。
ＴＬライン（ＴＴＬＴＲＩＧ）と６本のＥＣＬライン（
ＥＣＬＴＲＩＧ）に分けられる。
ここて、ＴＴＬＴＲＩＧラインについては電気的な仕様
は定義されているが、それらの利用法は、１）８本のラ
インは１，２または４ラインを１組として利用すること ２）１ラインしか利用しないモジュールは使用ラインを
切り換えられること ３）２ラインを組として利用する場合は、０と１゜２と
３，４と５．６と７をペアにすること４）４ラインを組
として利用する場合は、Ｏ乃至４と５乃至７を組にする
こと が規定されているのみである。
は定義されているが、それらの利用法は、１）８本のラ
インは１，２または４ラインを１組として利用すること ２）１ラインしか利用しないモジュールは使用ラインを
切り換えられること ３）２ラインを組として利用する場合は、０と１゜２と
３，４と５．６と７をペアにすること４）４ラインを組
として利用する場合は、Ｏ乃至４と５乃至７を組にする
こと が規定されているのみである。
そこで、本発明では、８本のＴＴＬＴＲＩ Ｇラインを
２ラインを組として利用し、４組の全二重シリアルデー
タ転送バスを構築する。そして、ＴＴＬＴＲＩＧライン
のペアラインの選択及び選択された回線における信号の
入出力の制御がソフトウェアにより行えるように構成す
る。
２ラインを組として利用し、４組の全二重シリアルデー
タ転送バスを構築する。そして、ＴＴＬＴＲＩＧライン
のペアラインの選択及び選択された回線における信号の
入出力の制御がソフトウェアにより行えるように構成す
る。
第１図は本発明の概念を示すブロック図である。
図において、ＶＭＥバス１にはＶＭＥバスインタフェイ
ス２を介して４ビツトのコントロールレジスタ３が接続
されている。ＶＸＩハス４の各ＴＴＬＴＲＩＧライン０
〜７にはバスドライバ５が接続され、該バスドライバ５
にはＴＴＬＴＲＩＧラインのペアラインの選択及び選択
された回線における信号の入出力を制御するマルチプレ
クサ６が接続されている。該マルチプレクサ６にはコン
トロールレジスタ３から４ビツトのコントロールビット
が加えられるとともに、図示しないカード内の通信回路
が接続される。ここで、ＶＭＥバスインタフェイス２及
びコントロールレジスタ３はアプリケーションに応じて
任意に構成されるか、バスドライバ５及びマルチプレク
サ６は全てのアプリケーションに共通な回路として第２
図のように構成される。
ス２を介して４ビツトのコントロールレジスタ３が接続
されている。ＶＸＩハス４の各ＴＴＬＴＲＩＧライン０
〜７にはバスドライバ５が接続され、該バスドライバ５
にはＴＴＬＴＲＩＧラインのペアラインの選択及び選択
された回線における信号の入出力を制御するマルチプレ
クサ６が接続されている。該マルチプレクサ６にはコン
トロールレジスタ３から４ビツトのコントロールビット
が加えられるとともに、図示しないカード内の通信回路
が接続される。ここで、ＶＭＥバスインタフェイス２及
びコントロールレジスタ３はアプリケーションに応じて
任意に構成されるか、バスドライバ５及びマルチプレク
サ６は全てのアプリケーションに共通な回路として第２
図のように構成される。
第２図において、バスドライバ５のマルチプレクサ６側
の端子はマルチプレクサ６を構成する出カイネーブル制
御付１ ｔｏ８デマルチプレクサ７の出力端子０〜７に
接続され、ＶＸＩバス側の端子はマルチプレクサ６を構
成する８ｔｏｌマルチフレクサ８の入力端子０〜７に接
続されている。デマルチプレクサ７の入力端子には図示
しないカード内の通信回路のＴＴＬＴＲＩ ＧＩＮ端子
か接続され、マルチプレクサ８の出力端子には図示しな
いカード内の通信回路のＴＴＬＴＲＩ ＧＯＵＴ端子が
接続される。そして、デマルチプレクサ７の制御端子に
はコントロールレジスタ３のＥＮＡＢＬＥ、５ＥＬＯ，
５ＥＬＩ、５ＥＬ２の４ビツトのコントロールビットが
加えられ、マルチプレクサ８の制御端子にはコントロー
ルレジスタ３の５ＥＬＯ，５ＥＬＩ、５ＥＬ２の３ビツ
トのコントロールビットが加えられている。
の端子はマルチプレクサ６を構成する出カイネーブル制
御付１ ｔｏ８デマルチプレクサ７の出力端子０〜７に
接続され、ＶＸＩバス側の端子はマルチプレクサ６を構
成する８ｔｏｌマルチフレクサ８の入力端子０〜７に接
続されている。デマルチプレクサ７の入力端子には図示
しないカード内の通信回路のＴＴＬＴＲＩ ＧＩＮ端子
か接続され、マルチプレクサ８の出力端子には図示しな
いカード内の通信回路のＴＴＬＴＲＩ ＧＯＵＴ端子が
接続される。そして、デマルチプレクサ７の制御端子に
はコントロールレジスタ３のＥＮＡＢＬＥ、５ＥＬＯ，
５ＥＬＩ、５ＥＬ２の４ビツトのコントロールビットが
加えられ、マルチプレクサ８の制御端子にはコントロー
ルレジスタ３の５ＥＬＯ，５ＥＬＩ、５ＥＬ２の３ビツ
トのコントロールビットが加えられている。
この様に構成される装置の動作を説明する。
まず、８本のＴＴＬＴＲＩＧラインを２ライン０と１．
２と３．４と５．６と７を組として４回線の全二重シリ
アルデータ転送バスを構築する。
２と３．４と５．６と７を組として４回線の全二重シリ
アルデータ転送バスを構築する。
そして、これらの回線（ペアライン）の選択及び選択さ
れた回線における信号の入出力の制御をコントロールレ
ジスタ３のＥＮＡＢＬＥ、５ＥＬＯ。
れた回線における信号の入出力の制御をコントロールレ
ジスタ３のＥＮＡＢＬＥ、５ＥＬＯ。
５ＥＬＩ、５ＥＬ２の４ビツトのコントロールビットに
より行う。また、との回線も使用しない場合にはＥＮＡ
ＢＬＥビットを“０”にすることにより全ての出力をデ
ィスエーブル（バスドライバ５のＯ，Ｃ，出力を全て“
ＨＩ”）にする。
より行う。また、との回線も使用しない場合にはＥＮＡ
ＢＬＥビットを“０”にすることにより全ての出力をデ
ィスエーブル（バスドライバ５のＯ，Ｃ，出力を全て“
ＨＩ”）にする。
第３図はコントロールレジスタ３から出力されるＥＮＡ
ＢＬＥ、５ＥＬＯ，５ＥＬＩ、５ＥＬ２の４ビツトのコ
ントロールビットのレベル“０”“１１と８本のＴＴＬ
ＴＲＩＧライン０〜７の選択の関係の説明図である。こ
こで、“Ｈ”はバスドライバ５のＯ，Ｃ，出力が“ＨＩ
”の状態であり、“ＯＵＴ”はＴＴＬＴＲＩＧＯＵＴと
該当するバスドライバ５の０．Ｃ１入力が接続される状
態であり、“ＩＮ″は該当するＴＴＬＴＲＩＧＧライン
信号がインバートされてＴＴＬＴＲＩ Ｇ ＩＮと接続
される状態である。なお、“ＩＮ”の場合の該当するバ
スドライバ５のＯ，Ｃ，出力は“Ｈｌ”になる。
ＢＬＥ、５ＥＬＯ，５ＥＬＩ、５ＥＬ２の４ビツトのコ
ントロールビットのレベル“０”“１１と８本のＴＴＬ
ＴＲＩＧライン０〜７の選択の関係の説明図である。こ
こで、“Ｈ”はバスドライバ５のＯ，Ｃ，出力が“ＨＩ
”の状態であり、“ＯＵＴ”はＴＴＬＴＲＩＧＯＵＴと
該当するバスドライバ５の０．Ｃ１入力が接続される状
態であり、“ＩＮ″は該当するＴＴＬＴＲＩＧＧライン
信号がインバートされてＴＴＬＴＲＩ Ｇ ＩＮと接続
される状態である。なお、“ＩＮ”の場合の該当するバ
スドライバ５のＯ，Ｃ，出力は“Ｈｌ”になる。
この様に構成することにより、８本のＴＴＬＴＲＩＧラ
インの２ライン０と１，２と３，４と５゜６と７を組と
して構築される４回線の全二重シリアルデータ転送バス
の選択及び選択された回線における信号の入出力をソフ
トウェアで制御でき、回線管理を簡単かつ確実に行える
。
インの２ライン０と１，２と３，４と５゜６と７を組と
して構築される４回線の全二重シリアルデータ転送バス
の選択及び選択された回線における信号の入出力をソフ
トウェアで制御でき、回線管理を簡単かつ確実に行える
。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、ＶＸＩバ
スにおいて、バスの利用効率が上がってもモジュールあ
たりの高い転送レートが確保できるようにするとともに
、それに伴うＴＴＬＴＲＩＧラインのペアラインの選択
及び選択された回線における信号の入出力の制御がソフ
トウェアにより行えるＶＸＩバス回線選択装置を提供す
ることができる。
スにおいて、バスの利用効率が上がってもモジュールあ
たりの高い転送レートが確保できるようにするとともに
、それに伴うＴＴＬＴＲＩＧラインのペアラインの選択
及び選択された回線における信号の入出力の制御がソフ
トウェアにより行えるＶＸＩバス回線選択装置を提供す
ることができる。
第１図は本発明の概念を示すブロック図、第２図は第１
図の要部のブロック図、 第３図はコントロールレジスタから出力されるコントロ
ールビットとＴＴＬＴＲＩ Ｇラインの選択の関係の説
明図である。 １・・・ＶＭＥバス ２・・・ＶＭＥバスインタフェイス ３・・・コントロールレジスタ ４・・・ＶＸＩバス ５・ハスドライバ６・・・マ
ルチプレクサ ７・・・１ ｔｏ８デマルチプレクサ ８・・・８ｔｏｌマルチプレクサ
図の要部のブロック図、 第３図はコントロールレジスタから出力されるコントロ
ールビットとＴＴＬＴＲＩ Ｇラインの選択の関係の説
明図である。 １・・・ＶＭＥバス ２・・・ＶＭＥバスインタフェイス ３・・・コントロールレジスタ ４・・・ＶＸＩバス ５・ハスドライバ６・・・マ
ルチプレクサ ７・・・１ ｔｏ８デマルチプレクサ ８・・・８ｔｏｌマルチプレクサ
Claims (1)
- 【特許請求の範囲】 ＶＸＩバスの各ＴＴＬＴＲＩＧラインに接続されたバス
ドライバと、 前記ＶＸＩバスのＴＴＬＴＲＩＧラインを２ラインずつ
分割することにより構築される４回線の全二重シリアル
データ転送バスから１回線を選択するとともに選択され
た回線の信号の入出力を制御するためのコントロールビ
ットがＶＭＥバスから入力されるレジスタと、 該レジスタの出力信号により制御され、前記４回線から
１回線を選択するマルチプレクサ、とで構成されたこと
を特徴とするＶＸＩバス回線選択装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5709790A JPH03257648A (ja) | 1990-03-08 | 1990-03-08 | Ｖｘｉバス回線選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5709790A JPH03257648A (ja) | 1990-03-08 | 1990-03-08 | Ｖｘｉバス回線選択装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257648A true JPH03257648A (ja) | 1991-11-18 |
Family
ID=13046006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5709790A Pending JPH03257648A (ja) | 1990-03-08 | 1990-03-08 | Ｖｘｉバス回線選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257648A (ja) |
-
1990
- 1990-03-08 JP JP5709790A patent/JPH03257648A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828865A (en) | Dual mode bus bridge for interfacing a host bus and a personal computer interface bus | |
| US7085863B2 (en) | I2C device including bus switches and programmable address | |
| EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
| CN1983222A (zh) | Spi设备通信电路 | |
| US6721810B2 (en) | Universal controller expansion module system, method and apparatus | |
| CN110362433A (zh) | 能够进行多接口测试的系统 | |
| JP2615383B2 (ja) | バスを介してデータを伝送するための装置 | |
| US6697903B2 (en) | Communication interface system, method and apparatus | |
| CN117149690A (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
| US11947484B2 (en) | Universal serial bus (USB) hub with host bridge function and control method thereof | |
| CN207503207U (zh) | 用于多接口的综合测试系统 | |
| JPH03257648A (ja) | Ｖｘｉバス回線選択装置 | |
| CN214751838U (zh) | Ssd系统以及ssd控制系统 | |
| US6738830B2 (en) | Universal controller expansion module system, method and apparatus | |
| CN220305792U (zh) | 一种转接结构及验证系统 | |
| JPS60207918A (ja) | プログラマブルコントロ−ラ | |
| JP2000090046A (ja) | インタ―フェ―ス・モジュ―ル | |
| CN100435125C (zh) | 总线宽度自动调整系统 | |
| US4356404A (en) | Circuit for equipping a variable number of bus units on a closed loop bus | |
| JPH03263248A (ja) | Ｖｘｉバス伝送装置 | |
| KR920009664B1 (ko) | 단일 lcd 콘트롤러에 의한 복수의 lcd 구동회로 및 방법 | |
| SU1501031A1 (ru) | Устройство моделировани функционировани цифровой радиоэлектронной аппаратуры | |
| EP1415234A1 (en) | High density severlets utilizing high speed data bus | |
| TW202522237A (zh) | 記憶體裝置及系統 | |
| JPS6184762A (ja) | マルチ制御システム |