JPH02146833A - 多重化回路 - Google Patents
多重化回路Info
- Publication number
- JPH02146833A JPH02146833A JP30134688A JP30134688A JPH02146833A JP H02146833 A JPH02146833 A JP H02146833A JP 30134688 A JP30134688 A JP 30134688A JP 30134688 A JP30134688 A JP 30134688A JP H02146833 A JPH02146833 A JP H02146833A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- speed
- signal
- multiplexed
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract 3
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 3
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速で任意の多重化されたディジタル信号のバ
タンを発生する多重化回路に関する。
タンを発生する多重化回路に関する。
よってディジタル信号を復号し、高速読み出しの可能な
高速ＲＯＭに記憶させる。この高速ＲＯＭから多重化信
号を作成していた。
高速ＲＯＭに記憶させる。この高速ＲＯＭから多重化信
号を作成していた。
上述した従来の多重化回路は、通常の読み出し速度のＲ
ＯＭから高速多重化信号を生成する場合、デコーダを必
要とするために作成する多重化のバタンの周期が長く、
かつ、バタンの内容が複雑な場合、デコーダ回路の規模
が膨大になるという欠点がある。
ＯＭから高速多重化信号を生成する場合、デコーダを必
要とするために作成する多重化のバタンの周期が長く、
かつ、バタンの内容が複雑な場合、デコーダ回路の規模
が膨大になるという欠点がある。
本発明の多重化回路は、複数のデータ信号を並列に出力
するＲＯＭと、前記ＲＯＭから並列に読み出された複数
のデータ信号を多重化する多重化回路と、外部から供給
されるクロ、り信号をもとに前記ＲＯＭにＭなる速度の
読み出し用の信号と前記多重化回路に前記Ｍなる速度の
整数倍の速度の多重化用の制御信号を供給する制御回路
とを有する。
するＲＯＭと、前記ＲＯＭから並列に読み出された複数
のデータ信号を多重化する多重化回路と、外部から供給
されるクロ、り信号をもとに前記ＲＯＭにＭなる速度の
読み出し用の信号と前記多重化回路に前記Ｍなる速度の
整数倍の速度の多重化用の制御信号を供給する制御回路
とを有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のス°ロック図、第２図は第
１図の実施例のタイミングチャートである。
１図の実施例のタイミングチャートである。
第１図の実施例は制御回路であるクロック入力端子４を
有するカウンタ３、ＲＯＭＩ、出力端子９を有する多重
回路２から構成される。こ＼では１例として凡ＯＭＩか
ら２つの出力を読み出し多重化する場合とし、第２図は
２多重化のタイムチャートを示す。カウンタ３ではクロ
ック入力端子４からクロック信号４Ａをもとに、ＲＯＭ
Ｉへあらかじめ定められたｌフレームに２つの多重化信
号２゜ を構成するためにフレームｏ 、 １冒ごとのアドレス
情報信号７を順次出力する。
有するカウンタ３、ＲＯＭＩ、出力端子９を有する多重
回路２から構成される。こ＼では１例として凡ＯＭＩか
ら２つの出力を読み出し多重化する場合とし、第２図は
２多重化のタイムチャートを示す。カウンタ３ではクロ
ック入力端子４からクロック信号４Ａをもとに、ＲＯＭ
Ｉへあらかじめ定められたｌフレームに２つの多重化信
号２゜ を構成するためにフレームｏ 、 １冒ごとのアドレス
情報信号７を順次出力する。
ＲＯＭ１は、カウンタ２からのアドレス情報信号ＹＡＫ
対応する２つの多重化情報、すなわち、ＲＯＭ出力５Ａ
の”ＤＩ −０“ 〜Ｘ′ＤＩ−３“と几ＯＭ出力６Ａ
の“Ｄ ２ ０ ／／〜“Ｄ ２−３ ”の信号をＲＯ
ＭＩの通常の読み出し速度で出力する。多重回路２では
カウンタ３からの多重化情報信号８Ａ、すなわち、アド
レス情報信号７Ａの２倍の速度を有する信号を入力し、
ｌ（，０Ｍ出力５Ａと６Ａの読み出し信号を順次１フレ
ームごとに多重化した多重化出力信号９Ａが得−られる
。本実施例では２多重化の場合を説明したが、ＲＯＭか
らｎ個の出力を並列に読み出し、ＲＯＭの動作の限界の
ｎ倍の速度の多重化バタン信号を発生させることも可能
である。
対応する２つの多重化情報、すなわち、ＲＯＭ出力５Ａ
の”ＤＩ −０“ 〜Ｘ′ＤＩ−３“と几ＯＭ出力６Ａ
の“Ｄ ２ ０ ／／〜“Ｄ ２−３ ”の信号をＲＯ
ＭＩの通常の読み出し速度で出力する。多重回路２では
カウンタ３からの多重化情報信号８Ａ、すなわち、アド
レス情報信号７Ａの２倍の速度を有する信号を入力し、
ｌ（，０Ｍ出力５Ａと６Ａの読み出し信号を順次１フレ
ームごとに多重化した多重化出力信号９Ａが得−られる
。本実施例では２多重化の場合を説明したが、ＲＯＭか
らｎ個の出力を並列に読み出し、ＲＯＭの動作の限界の
ｎ倍の速度の多重化バタン信号を発生させることも可能
である。
以上説明した様に本発明は通常の動作速度のＲＯＭか９
力多重化するｎ個の信号を並列に読み出して多重化する
ことによ、９、）ＬＯＭの限界動作周波数のｎ倍の速度
で多重化バタン信号を発生することができる。したがっ
て従来の回路に比べ回路の規模を大幅に減少できるとい
う効果がある。
力多重化するｎ個の信号を並列に読み出して多重化する
ことによ、９、）ＬＯＭの限界動作周波数のｎ倍の速度
で多重化バタン信号を発生することができる。したがっ
て従来の回路に比べ回路の規模を大幅に減少できるとい
う効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図のタイミングチャートである。 ｌ・・・・・・ＲＯＭ、２・・・・・・多重回路、３・
・・・・・カウンタ、４・・・・・・クロック入力端子
、９・・・・・・出力端子、４Ａ・“・・・クロック信
号、５Ａ、６Ａ・・・・・・ＲＯＭ出力信号、７Ａ・・
・・・・アドレス情報信号、８Ａ・・・・・・多重化情
報信号、９Ｎ・・・・・・多重化出力信号。 代理人 弁理士 内 原 晋 井 Ｉ 画 井 ２ ＴＭ
図のタイミングチャートである。 ｌ・・・・・・ＲＯＭ、２・・・・・・多重回路、３・
・・・・・カウンタ、４・・・・・・クロック入力端子
、９・・・・・・出力端子、４Ａ・“・・・クロック信
号、５Ａ、６Ａ・・・・・・ＲＯＭ出力信号、７Ａ・・
・・・・アドレス情報信号、８Ａ・・・・・・多重化情
報信号、９Ｎ・・・・・・多重化出力信号。 代理人 弁理士 内 原 晋 井 Ｉ 画 井 ２ ＴＭ
Claims (1)
- 複数のデータ信号を並列に出力するＲＯＭと、前記ＲＯ
Ｍから並列に読み出された複数のデータ信号を多重化す
る多重化回路と、外部から供給されるクロック信号をも
とに前記ＲＯＭにＭなる速度の読み出し用の信号と前記
多重化回路に前記Ｍなる速度の整数倍の速度の多重化用
の制御信号を供給する制御回路とを有することを特徴と
する多重化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30134688A JPH02146833A (ja) | 1988-11-28 | 1988-11-28 | 多重化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30134688A JPH02146833A (ja) | 1988-11-28 | 1988-11-28 | 多重化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146833A true JPH02146833A (ja) | 1990-06-06 |
Family
ID=17895763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30134688A Pending JPH02146833A (ja) | 1988-11-28 | 1988-11-28 | 多重化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009212991A (ja) * | 2008-03-06 | 2009-09-17 | Rohm Co Ltd | 信号変換装置、負荷駆動装置、表示装置 |
-
1988
- 1988-11-28 JP JP30134688A patent/JPH02146833A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009212991A (ja) * | 2008-03-06 | 2009-09-17 | Rohm Co Ltd | 信号変換装置、負荷駆動装置、表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6070203A (en) | Circuit for generating almost full and almost empty flags in response to sum and carry outputs in asynchronous and synchronous FIFOS | |
| ES2102938A1 (es) | Sistema de reduccion de fluctuaciones de fase en demultiplexores digitales. | |
| JPH02146833A (ja) | 多重化回路 | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| KR970025140A (ko) | 디지탈 영상신호처리용 메모리장치 | |
| JPS58181346A (ja) | デ−タ多重化回路 | |
| JPS6135738B2 (ja) | ||
| JPH0276332A (ja) | ビット位相同期回路 | |
| SU964619A1 (ru) | Лингвистический терминал | |
| JP2996601B2 (ja) | エラスティックストア回路とタイムスイッチ回路の共有回路 | |
| JPH05218995A (ja) | データ多重回路 | |
| JPH03179835A (ja) | エラスティック・ストア方式 | |
| JPH06233364A (ja) | データ位相変換装置 | |
| JPS62257233A (ja) | 多周波信号波形の処理方式 | |
| JPH0750874B2 (ja) | フォーマット変換装置 | |
| JPH03107225A (ja) | フレームアライナ回路 | |
| JPH01255332A (ja) | フレーム変換回路 | |
| JPH04293391A (ja) | タイムスロット変換回路 | |
| JPH0330510A (ja) | デジタル時分割多重積分回路 | |
| JPH05167644A (ja) | シリアルデータ再配置方式 | |
| JPS63110899A (ja) | タイムスロツト入替回路 | |
| JPH04189041A (ja) | 多重処理形遅延可変回路 | |
| JPH04102080U (ja) | 波形発生器 | |
| JPH0486117A (ja) | 巡回型デジタルフィルタ | |
| JPH04278613A (ja) | ２重化構成のクロック装置 |