JPH0326006A - Constant current circuit - Google Patents
Constant current circuitInfo
- Publication number
- JPH0326006A JPH0326006A JP1160444A JP16044489A JPH0326006A JP H0326006 A JPH0326006 A JP H0326006A JP 1160444 A JP1160444 A JP 1160444A JP 16044489 A JP16044489 A JP 16044489A JP H0326006 A JPH0326006 A JP H0326006A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- size
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
皮粟上生机狙公立
この発明は半導体集積回路化に適した1:Nの負荷電流
比を持つ定電流回路に関する。DETAILED DESCRIPTION OF THE INVENTION This invention relates to a constant current circuit having a load current ratio of 1:N suitable for semiconductor integrated circuits.
従来の技術
基準電流とそのN倍の電流を供給する定電流回路は半導
体集積回路における差動増幅器等の定電流供給手段とし
て多用されている。Constant current circuits that supply a conventional technical reference current and a current N times the current are often used as constant current supply means for differential amplifiers and the like in semiconductor integrated circuits.
第3図は斯る1:Nの電流比を持つ定電流回路の従来例
を示している。FIG. 3 shows a conventional example of a constant current circuit having such a current ratio of 1:N.
この回路においてはトランジスタ(T,)と(T2)の
大きさを1:Nとし、そのヘースには共通のバイアス電
圧v1を供給し抵抗(Rl1)と(R+z)の値の比を
N:lとすることによりトランジスタ(T+)と(T2
)のコレクタが吸い込む電流比をINNとしている。In this circuit, the size of transistors (T,) and (T2) is set to 1:N, a common bias voltage v1 is supplied to their gates, and the ratio of the values of resistors (Rl1) and (R+z) is set to N:l. By setting transistors (T+) and (T2
) is taken as INN.
第4図はこのような定電流回路(2o)の具体的な適用
例を示しており、まず上記定電流回路(2o)は図示の
ように接続されていて、その出力電流はそれぞれ第1.
第2差動増幅器(21) (22)に供給される.第1
差動増幅器(21)は一対の差動対トランジスタ(T3
) (T4)と負荷抵抗(Raff)とから成る。入力
端子(23)から一方の差動対トランジスタ(T,)の
ベースに加えられた交流信号は他方の差動対トランジス
タ(T4)のコレクタから出力端子(24)に導出され
る.一方、第2差動増幅器(22)も同様な構或となっ
ており、入力端子(25)から入力された交流信号は一
方の差動対トランジスタ(丁,)のベースに与えられ、
他方の差動対トランジスタ(T.)のコレクタから出力
端子(26)へ取り出される。(R.)は第2差動増幅
器(22)の負荷抵抗である。また、(27)(28)
はいずれも他方の差動対トランジスタ(T.)(Th)
のベースに固定バイアスを与える定電圧源である。FIG. 4 shows a specific application example of such a constant current circuit (2o). First, the constant current circuit (2o) is connected as shown in the figure, and its output current is set to the first .
It is supplied to the second differential amplifier (21) (22). 1st
The differential amplifier (21) includes a pair of differential pair transistors (T3
) (T4) and a load resistance (Raff). An alternating current signal applied from the input terminal (23) to the base of one differential pair transistor (T,) is derived from the collector of the other differential pair transistor (T4) to the output terminal (24). On the other hand, the second differential amplifier (22) has a similar structure, and the AC signal input from the input terminal (25) is applied to the base of one differential pair transistor (2).
It is taken out from the collector of the other differential pair transistor (T.) to the output terminal (26). (R.) is the load resistance of the second differential amplifier (22). Also, (27) (28)
are the other differential pair transistors (T.) (Th)
It is a constant voltage source that provides a fixed bias to the base of the
澄1畳塑虻決上32リ1!星星
しかしながら、上記従来の定電流回路では、基準電流の
N倍の電流を吸い込むトランジスタ(T2)に注目する
と、トランジスタの大きさ(具体的には工ξツタ面積)
をN倍にしているのでコレクタ・グランド間の寄生容量
は基準電流を流すトランジスタ(T,)のそれより大き
くなっている.この為、第4図で基準電流のN倍の定電
流を持つ第1差動増幅器(21)は基準電流を負荷電流
とする第2差動増幅器(22)より周波数特性が悪くな
るという問題があった。Sumi 1 tatami mat plastic butt resolution 32 ri 1! However, in the conventional constant current circuit described above, if we focus on the transistor (T2) that sucks a current N times the reference current, the size of the transistor (specifically, the area of the design)
Since it is multiplied by N, the parasitic capacitance between the collector and ground is larger than that of the transistor (T,) that carries the reference current. Therefore, in Fig. 4, the first differential amplifier (21) which has a constant current N times the reference current has a problem that the frequency characteristics are worse than the second differential amplifier (22) which uses the reference current as the load current. there were.
本発明はこのような点に鑑みなされたものであって、大
きな寄生容量を生じることなく1:Nの定電流を出力し
うるように工夫した新規な定電流回路を提供することを
目的とする.
課題を解決するための手
上記の目的を達戒する本発明の定電流回路は、エミッタ
面積の大きさがSの第1トランジスタと前記大きさが前
記第1トランジスタのN倍の大きさNSの第2トランジ
スタを縦続接続して成る第1回路と、前記大きさがNS
の第3トランジスタと前記大きさがSの第4トランジス
タを縦続接続して成る第2回路と、前記第1,第2回路
に同一の駆動電圧を印加する手段と、前記第2トランジ
スタを入力側トランジスタとするカレントミラー回路の
出力側トランジスタを成す前記大きさSの第5トランジ
スタと、前記第4トランジスタを入力側トランジスタと
するカレントミラー回路の出カ側トランジスタを成す前
記大きさSの第6トランジスタとから成ると共に、前記
第5,第6トランジスタから定電流を出力するように構
威されている。The present invention has been made in view of these points, and an object of the present invention is to provide a novel constant current circuit devised to output a constant current of 1:N without generating a large parasitic capacitance. .. Means for Solving the Problems A constant current circuit of the present invention which achieves the above object includes a first transistor with an emitter area of S and a size NS whose emitter area is N times that of the first transistor. a first circuit formed by cascade-connecting second transistors;
a second circuit comprising a third transistor having a size S and a fourth transistor having a size S connected in cascade; means for applying the same drive voltage to the first and second circuits; a fifth transistor of the size S forming an output side transistor of a current mirror circuit using the transistor; and a sixth transistor of the size S forming an output side transistor of the current mirror circuit using the fourth transistor as an input side transistor. and is configured to output a constant current from the fifth and sixth transistors.
在一里
このような構戒では、まず第1.第2回路に流れる電流
は同一となる.そして、この電流をNlとすると、第2
トランジスタにはNlが流れるが、第5トランジスタは
大きさが第2トランジスタの1/Nであるため、流れる
電流はl(基準電流)となる.一方、第4トランジスタ
にもNlが流れるが、これとカレントξラー回路を成す
第6トランジスタは第4トランジスタと共に大きさがS
であるためNlが流れる.而して、第6トランジスタは
基準電流Iに対しN倍の電流を出力するが、該第6トラ
ンジスタの大きさはSであり、大きくないので、そのコ
レクタに生じる寄生容量は大きくならない.
裏」L斑
以下、図面に示した本発明の実施例について説?する。In this kind of precept, first of all. The current flowing in the second circuit will be the same. If this current is Nl, then the second
Nl flows through the transistor, but since the size of the fifth transistor is 1/N of that of the second transistor, the current flowing is l (reference current). On the other hand, Nl also flows through the fourth transistor, but the sixth transistor, which forms a current ξ error circuit with this, has a size S
Therefore, Nl flows. Thus, the sixth transistor outputs a current N times the reference current I, but since the size of the sixth transistor is S, which is not large, the parasitic capacitance generated at its collector does not increase. The following describes the embodiments of the present invention shown in the drawings. do.
第1図において、(1)はエミッタの面積(以下「大き
さ」という)がSの第1トランジスタ(Q+)と、大き
さがSのN倍の第2トランジスタ(0■)と、抵抗(R
l) (RZ)を図示のように接続して成る第1回路で
あり、電源ライン(3)と接地ライン(4)間に接続さ
れている。(2)は大きさNSの第3トランジスタ(Q
,)と、大きさSの第4トランジスタ(ロ4〉と、抵抗
(Ih) (R,)を図示のように接続して戒る第2回
路であり、第1回路(1)と同様に電源ライン(3)と
接地ライン(4)間に接続されている。前記第1トラン
ジスタ(Q,)と第3トランジスタ(Q3〉のベースは
共通に定電圧源(5)に接続され、一定のバイアス電圧
(vg )が与えられるようになっている.
次に、(Q5)は第2トランジスタ(02)と1二Nの
カレントミラ−回路(6)を成す第5トランジスタであ
り、そのエミッタは抵抗(R,)を介して接地ライン(
4)に接続されている.尚、第2トランジスタ(Q!)
がカレントミラー回路(6)の入力側トランジスタを威
し、第5トランジスタ(Q,)が出力側ト?ンジスタを
成す.
一方、第4トランジスタ(Q4)は1:1のカレントミ
ラー回路(7)の入力側トランジスタを威し、第6トラ
ンジスタ(Q,)は出力側1一ランジスタを威している
。この第6トランジスタ(0,)の工Q ’7タは抵抗
(R,)を介して接地ライン(4)に接続されている。In Figure 1, (1) represents a first transistor (Q+) with an emitter area (hereinafter referred to as "size") of S, a second transistor (0■) with a size N times S, and a resistor ( R
1) (RZ) connected as shown in the figure, and is connected between the power line (3) and the ground line (4). (2) is the third transistor (Q
, ), a fourth transistor (Ro4) of size S, and a resistor (Ih) (R,) are connected as shown in the figure, and the second circuit is connected as shown in the figure, and is similar to the first circuit (1). It is connected between the power supply line (3) and the ground line (4).The bases of the first transistor (Q,) and the third transistor (Q3) are commonly connected to a constant voltage source (5), A bias voltage (vg) is applied.Next, (Q5) is the fifth transistor that forms a 12N current mirror circuit (6) with the second transistor (02), and its emitter is The ground line (
4) is connected to. Furthermore, the second transistor (Q!)
acts on the input side transistor of the current mirror circuit (6), and the fifth transistor (Q,) acts on the output side of the current mirror circuit (6). It forms a register. On the other hand, the fourth transistor (Q4) serves as the input transistor of the 1:1 current mirror circuit (7), and the sixth transistor (Q,) serves as the output transistor. The terminal Q'7 of this sixth transistor (0,) is connected to the ground line (4) via a resistor (R,).
この第1図の回路で基準電流は第5トランジスタ(QS
)のコレクタから出力され、そのN倍の定電流は第6ト
ランジスタ(Q6)のコレクタから出力される。ここで
、抵抗(R+)〜(R,)については、R++Ih=R
s+R4, R4子R6. Rs/!h=Nの関係に選
ばれているものとする。In the circuit shown in Figure 1, the reference current is the fifth transistor (QS
), and a constant current N times that current is output from the collector of the sixth transistor (Q6). Here, for resistances (R+) to (R,), R++Ih=R
s+R4, R4 child R6. Rs/! It is assumed that the relationship h=N is selected.
次に動作を説明する。第1,第3トランジスタ(fL)
(0.,)のベースには共通にバイアス電圧(V,)が
与えられ、しかもR + + R 2 = R s +
R aの関係があるから、抵抗(Rz)(R−)に流
れる電流は同一である。Next, the operation will be explained. First and third transistors (fL)
A common bias voltage (V,) is applied to the bases of (0.,), and R + + R 2 = R s +
Since there is a relationship R a , the currents flowing through the resistors (Rz) and (R-) are the same.
ここで、この電流をNlとする。第21・ランジスタ(
0■)は第5トランジスタ(ロS)のN倍の大きさで、
且つRS/Rt=Nであるから抵抗(R2)と(R,)
に流れる電流の比はN:1となる。従って、第5トラン
ジスタ(O,)のコレクタに流れる電流は丁となる。Here, this current is assumed to be Nl. 21st Ranjistha (
0■) is N times the size of the fifth transistor (RoS),
And since RS/Rt=N, the resistance (R2) and (R,)
The ratio of the currents flowing in is N:1. Therefore, the current flowing through the collector of the fifth transistor (O,) is .
一方、第4,第6トランジスタ(Q.)(Q6)の大き
さは同一であり、R a =R hであるので、抵抗(
R4) (Rh)に流れる電流はいずれもNlである。On the other hand, the sizes of the fourth and sixth transistors (Q.) (Q6) are the same, and R a =R h, so the resistance (
The current flowing through R4) (Rh) is Nl.
従って、第6トランジスタ(Q,)のコレクタに流れる
電流はNIとなる.以上のことからトランジスタ(0,
)と(q,)のコレクタ電流の比は1:Nとなる。この
ように、第6トランジスタ(Q,)の大きさはトランジ
スタ〈0,)と同じでありながら、N倍の定電流を供給
できる.よって、第6トランジスタ(Q,)のコレクタ
と接地間の寄生容量は大きくならない。Therefore, the current flowing through the collector of the sixth transistor (Q,) is NI. From the above, the transistor (0,
The ratio of the collector currents of ) and (q, ) is 1:N. In this way, although the size of the sixth transistor (Q,) is the same as that of the transistor <0,), it can supply N times as much constant current. Therefore, the parasitic capacitance between the collector of the sixth transistor (Q,) and the ground does not increase.
第2図は第1図の定電流回路の具体的な適用例を示して
おり、第5トランジスタ(0,)の出力電流Iは差動増
幅器(8)に与えられ、第6トランジスタ(Q6)の出
力電流Nlは差動増幅器(9)に与えられるようになっ
ている。差動増幅器(8) (9)は、それぞれ入力端
子(10) (11)から交流信号が与えられ、その出
力信号はそれぞれ出力端子(12) (13)に導出さ
れる。上記定電流回路は第6 1−ランジスタ(0,)
の寄生容量(C2)が第5トランジスタ(0,)の寄生
容ffi(CI)と同様に小さいので、交流信号の高域
戒分が落ちてしまうような虞れがない。よって、周波数
特性が第4図の従来例に比し良好となる。FIG. 2 shows a specific application example of the constant current circuit shown in FIG. 1, in which the output current I of the fifth transistor (0,) is given to the differential amplifier (8), The output current Nl is applied to a differential amplifier (9). Differential amplifiers (8) and (9) are supplied with alternating current signals from input terminals (10) and (11), respectively, and their output signals are derived to output terminals (12) and (13), respectively. The above constant current circuit is the 6th 1-transistor (0,)
Since the parasitic capacitance (C2) of the fifth transistor (0,) is as small as the parasitic capacitance ffi (CI) of the fifth transistor (0,), there is no risk that the high frequency range of the AC signal will be degraded. Therefore, the frequency characteristics are better than that of the conventional example shown in FIG.
又里凶望果
以上の通り本発明によれば.,l:Nの定電流回路にお
いてN倍の定電流を出力するトランジスタの寄生容量は
大きくならない。従って、交流信号を処理する回路の定
電流源として用いても、周波数特性を損なわない。According to the present invention, as described above. , l:N constant current circuit, the parasitic capacitance of the transistor that outputs N times the constant current does not increase. Therefore, even when used as a constant current source in a circuit that processes alternating current signals, the frequency characteristics are not impaired.
第1図は本発明を実施した定電流回路の回路図であり、
第2図はその適用例を示す図である。第3図は従来例の
回路図であり、第4図はその適用例を示す回路図である
。
(Q I)’−第1トランジスタ
(Qi)−一第2トランジスタ
(Q3)−一第3トランジスタ
([14)−第4トランジスタ
(Qs)−一第5トランジスタ
(g,)・一第6トランジスタ.
(1)・一第1回路.(2)
(5)一定電圧源。
第2回路,FIG. 1 is a circuit diagram of a constant current circuit implementing the present invention,
FIG. 2 is a diagram showing an example of its application. FIG. 3 is a circuit diagram of a conventional example, and FIG. 4 is a circuit diagram showing an example of its application. (Q I)' - 1st transistor (Qi) - 1st transistor (Q3) - 1st third transistor ([14) - 4th transistor (Qs) - 1st fifth transistor (g,), 1st sixth transistor .. (1)・First circuit. (2) (5) Constant voltage source. second circuit,
Claims (1)
前記大きさが前記第1トランジスタのN倍の大きさNS
の第2トランジスタを縦続接続して成る第1回路と、前
記大きさがNSの第3トランジスタと前記大きさがSの
第4トランジスタを縦続接続して成る第2回路と、前記
第1、第2回路に同一の駆動電圧を印加する手段と、前
記第2トランジスタを入力側トランジスタとするカレン
トミラー回路の出力側トランジスタを成す前記大きさS
の第5トランジスタと、前記第4トランジスタを入力側
トランジスタとするカレントミラー回路の出力側トラン
ジスタを成す前記大きさSの第6トランジスタとから成
ると共に、前記第5、第6トランジスタから定電流を出
力する定電流回路。(1) A first transistor with an emitter area size S and a size NS whose emitter area is N times that of the first transistor.
a first circuit comprising second transistors connected in cascade; a second circuit comprising a third transistor of size NS and a fourth transistor of size S connected in cascade; means for applying the same driving voltage to the two circuits; and the size S forming an output side transistor of a current mirror circuit in which the second transistor is an input side transistor.
and a sixth transistor of the size S forming an output transistor of a current mirror circuit in which the fourth transistor is an input transistor, and a constant current is output from the fifth and sixth transistors. constant current circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160444A JPH0744405B2 (en) | 1989-06-22 | 1989-06-22 | Constant current circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160444A JPH0744405B2 (en) | 1989-06-22 | 1989-06-22 | Constant current circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0326006A true JPH0326006A (en) | 1991-02-04 |
| JPH0744405B2 JPH0744405B2 (en) | 1995-05-15 |
Family
ID=15715064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160444A Expired - Fee Related JPH0744405B2 (en) | 1989-06-22 | 1989-06-22 | Constant current circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744405B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103814A (en) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | Signal processing circuit |
| JPS60158707A (en) * | 1984-01-27 | 1985-08-20 | Sony Corp | Transistor circuit |
| JPS60232708A (en) * | 1984-05-02 | 1985-11-19 | Matsushita Electric Works Ltd | Temperature compensating method in current mirror circuit |
| JPS61260707A (en) * | 1985-05-13 | 1986-11-18 | Mitsubishi Electric Corp | current limit circuit |
-
1989
- 1989-06-22 JP JP1160444A patent/JPH0744405B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103814A (en) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | Signal processing circuit |
| JPS60158707A (en) * | 1984-01-27 | 1985-08-20 | Sony Corp | Transistor circuit |
| JPS60232708A (en) * | 1984-05-02 | 1985-11-19 | Matsushita Electric Works Ltd | Temperature compensating method in current mirror circuit |
| JPS61260707A (en) * | 1985-05-13 | 1986-11-18 | Mitsubishi Electric Corp | current limit circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744405B2 (en) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (en) | Differential comparator | |
| JPH0714135B2 (en) | Filter circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH09130227A5 (en) | ||
| JPH04227104A (en) | Amplifier circuit | |
| JPH0326006A (en) | Constant current circuit | |
| JPH0346581Y2 (en) | ||
| JPH02889B2 (en) | ||
| JPH03214808A (en) | Voltage comparing circuit | |
| JPH089933Y2 (en) | Feedback amplifier | |
| JPH0330828B2 (en) | ||
| JPS61263305A (en) | Hysteresis comparator | |
| JPH03112214A (en) | Voltage comparator | |
| JPH0527282B2 (en) | ||
| JPS6155805B2 (en) | ||
| JPS63117504A (en) | Transistor differential amplifier circuit | |
| JPS635290Y2 (en) | ||
| JPH066607Y2 (en) | Gain control circuit | |
| JPH0375097B2 (en) | ||
| JPH01168104A (en) | Current mirror circuit | |
| JPS6354809A (en) | bias circuit | |
| JPS6062149A (en) | Semiconductor device | |
| JPH0451787B2 (en) | ||
| JPH0233207A (en) | Buffer circuit | |
| JPS6096905A (en) | Transistor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |