JPH0326006A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0326006A JPH0326006A JP1160444A JP16044489A JPH0326006A JP H0326006 A JPH0326006 A JP H0326006A JP 1160444 A JP1160444 A JP 1160444A JP 16044489 A JP16044489 A JP 16044489A JP H0326006 A JPH0326006 A JP H0326006A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- size
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮粟上生机狙公立
この発明は半導体集積回路化に適した１：Ｎの負荷電流
比を持つ定電流回路に関する。
比を持つ定電流回路に関する。
従来の技術
基準電流とそのＮ倍の電流を供給する定電流回路は半導
体集積回路における差動増幅器等の定電流供給手段とし
て多用されている。
体集積回路における差動増幅器等の定電流供給手段とし
て多用されている。
第３図は斯る１：Ｎの電流比を持つ定電流回路の従来例
を示している。
を示している。
この回路においてはトランジスタ（Ｔ，）と（Ｔ２）の
大きさを１：Ｎとし、そのヘースには共通のバイアス電
圧ｖ１を供給し抵抗（Ｒｌ１）と（Ｒ＋ｚ）の値の比を
Ｎ：ｌとすることによりトランジスタ（Ｔ＋）と（Ｔ２
）のコレクタが吸い込む電流比をＩＮＮとしている。
大きさを１：Ｎとし、そのヘースには共通のバイアス電
圧ｖ１を供給し抵抗（Ｒｌ１）と（Ｒ＋ｚ）の値の比を
Ｎ：ｌとすることによりトランジスタ（Ｔ＋）と（Ｔ２
）のコレクタが吸い込む電流比をＩＮＮとしている。
第４図はこのような定電流回路（２ｏ）の具体的な適用
例を示しており、まず上記定電流回路（２ｏ）は図示の
ように接続されていて、その出力電流はそれぞれ第１．
第２差動増幅器（２１） （２２）に供給される．第１
差動増幅器（２１）は一対の差動対トランジスタ（Ｔ３
） （Ｔ４）と負荷抵抗（Ｒａｆｆ）とから成る。入力
端子（２３）から一方の差動対トランジスタ（Ｔ，）の
ベースに加えられた交流信号は他方の差動対トランジス
タ（Ｔ４）のコレクタから出力端子（２４）に導出され
る．一方、第２差動増幅器（２２）も同様な構或となっ
ており、入力端子（２５）から入力された交流信号は一
方の差動対トランジスタ（丁，）のベースに与えられ、
他方の差動対トランジスタ（Ｔ．）のコレクタから出力
端子（２６）へ取り出される。（Ｒ．）は第２差動増幅
器（２２）の負荷抵抗である。また、（２７）（２８）
はいずれも他方の差動対トランジスタ（Ｔ．）（Ｔｈ）
のベースに固定バイアスを与える定電圧源である。
例を示しており、まず上記定電流回路（２ｏ）は図示の
ように接続されていて、その出力電流はそれぞれ第１．
第２差動増幅器（２１） （２２）に供給される．第１
差動増幅器（２１）は一対の差動対トランジスタ（Ｔ３
） （Ｔ４）と負荷抵抗（Ｒａｆｆ）とから成る。入力
端子（２３）から一方の差動対トランジスタ（Ｔ，）の
ベースに加えられた交流信号は他方の差動対トランジス
タ（Ｔ４）のコレクタから出力端子（２４）に導出され
る．一方、第２差動増幅器（２２）も同様な構或となっ
ており、入力端子（２５）から入力された交流信号は一
方の差動対トランジスタ（丁，）のベースに与えられ、
他方の差動対トランジスタ（Ｔ．）のコレクタから出力
端子（２６）へ取り出される。（Ｒ．）は第２差動増幅
器（２２）の負荷抵抗である。また、（２７）（２８）
はいずれも他方の差動対トランジスタ（Ｔ．）（Ｔｈ）
のベースに固定バイアスを与える定電圧源である。
澄１畳塑虻決上３２リ１！星星
しかしながら、上記従来の定電流回路では、基準電流の
Ｎ倍の電流を吸い込むトランジスタ（Ｔ２）に注目する
と、トランジスタの大きさ（具体的には工ξツタ面積）
をＮ倍にしているのでコレクタ・グランド間の寄生容量
は基準電流を流すトランジスタ（Ｔ，）のそれより大き
くなっている．この為、第４図で基準電流のＮ倍の定電
流を持つ第１差動増幅器（２１）は基準電流を負荷電流
とする第２差動増幅器（２２）より周波数特性が悪くな
るという問題があった。
Ｎ倍の電流を吸い込むトランジスタ（Ｔ２）に注目する
と、トランジスタの大きさ（具体的には工ξツタ面積）
をＮ倍にしているのでコレクタ・グランド間の寄生容量
は基準電流を流すトランジスタ（Ｔ，）のそれより大き
くなっている．この為、第４図で基準電流のＮ倍の定電
流を持つ第１差動増幅器（２１）は基準電流を負荷電流
とする第２差動増幅器（２２）より周波数特性が悪くな
るという問題があった。
本発明はこのような点に鑑みなされたものであって、大
きな寄生容量を生じることなく１：Ｎの定電流を出力し
うるように工夫した新規な定電流回路を提供することを
目的とする． 課題を解決するための手 上記の目的を達戒する本発明の定電流回路は、エミッタ
面積の大きさがＳの第１トランジスタと前記大きさが前
記第１トランジスタのＮ倍の大きさＮＳの第２トランジ
スタを縦続接続して成る第１回路と、前記大きさがＮＳ
の第３トランジスタと前記大きさがＳの第４トランジス
タを縦続接続して成る第２回路と、前記第１，第２回路
に同一の駆動電圧を印加する手段と、前記第２トランジ
スタを入力側トランジスタとするカレントミラー回路の
出力側トランジスタを成す前記大きさＳの第５トランジ
スタと、前記第４トランジスタを入力側トランジスタと
するカレントミラー回路の出カ側トランジスタを成す前
記大きさＳの第６トランジスタとから成ると共に、前記
第５，第６トランジスタから定電流を出力するように構
威されている。
きな寄生容量を生じることなく１：Ｎの定電流を出力し
うるように工夫した新規な定電流回路を提供することを
目的とする． 課題を解決するための手 上記の目的を達戒する本発明の定電流回路は、エミッタ
面積の大きさがＳの第１トランジスタと前記大きさが前
記第１トランジスタのＮ倍の大きさＮＳの第２トランジ
スタを縦続接続して成る第１回路と、前記大きさがＮＳ
の第３トランジスタと前記大きさがＳの第４トランジス
タを縦続接続して成る第２回路と、前記第１，第２回路
に同一の駆動電圧を印加する手段と、前記第２トランジ
スタを入力側トランジスタとするカレントミラー回路の
出力側トランジスタを成す前記大きさＳの第５トランジ
スタと、前記第４トランジスタを入力側トランジスタと
するカレントミラー回路の出カ側トランジスタを成す前
記大きさＳの第６トランジスタとから成ると共に、前記
第５，第６トランジスタから定電流を出力するように構
威されている。
在一里
このような構戒では、まず第１．第２回路に流れる電流
は同一となる．そして、この電流をＮｌとすると、第２
トランジスタにはＮｌが流れるが、第５トランジスタは
大きさが第２トランジスタの１／Ｎであるため、流れる
電流はｌ（基準電流）となる．一方、第４トランジスタ
にもＮｌが流れるが、これとカレントξラー回路を成す
第６トランジスタは第４トランジスタと共に大きさがＳ
であるためＮｌが流れる．而して、第６トランジスタは
基準電流Ｉに対しＮ倍の電流を出力するが、該第６トラ
ンジスタの大きさはＳであり、大きくないので、そのコ
レクタに生じる寄生容量は大きくならない． 裏」Ｌ斑 以下、図面に示した本発明の実施例について説？する。
は同一となる．そして、この電流をＮｌとすると、第２
トランジスタにはＮｌが流れるが、第５トランジスタは
大きさが第２トランジスタの１／Ｎであるため、流れる
電流はｌ（基準電流）となる．一方、第４トランジスタ
にもＮｌが流れるが、これとカレントξラー回路を成す
第６トランジスタは第４トランジスタと共に大きさがＳ
であるためＮｌが流れる．而して、第６トランジスタは
基準電流Ｉに対しＮ倍の電流を出力するが、該第６トラ
ンジスタの大きさはＳであり、大きくないので、そのコ
レクタに生じる寄生容量は大きくならない． 裏」Ｌ斑 以下、図面に示した本発明の実施例について説？する。
第１図において、（１）はエミッタの面積（以下「大き
さ」という）がＳの第１トランジスタ（Ｑ＋）と、大き
さがＳのＮ倍の第２トランジスタ（０■）と、抵抗（Ｒ
ｌ） （ＲＺ）を図示のように接続して成る第１回路で
あり、電源ライン（３）と接地ライン（４）間に接続さ
れている。（２）は大きさＮＳの第３トランジスタ（Ｑ
，）と、大きさＳの第４トランジスタ（ロ４〉と、抵抗
（Ｉｈ） （Ｒ，）を図示のように接続して戒る第２回
路であり、第１回路（１）と同様に電源ライン（３）と
接地ライン（４）間に接続されている。前記第１トラン
ジスタ（Ｑ，）と第３トランジスタ（Ｑ３〉のベースは
共通に定電圧源（５）に接続され、一定のバイアス電圧
（ｖｇ ）が与えられるようになっている． 次に、（Ｑ５）は第２トランジスタ（０２）と１二Ｎの
カレントミラ−回路（６）を成す第５トランジスタであ
り、そのエミッタは抵抗（Ｒ，）を介して接地ライン（
４）に接続されている．尚、第２トランジスタ（Ｑ！）
がカレントミラー回路（６）の入力側トランジスタを威
し、第５トランジスタ（Ｑ，）が出力側ト？ンジスタを
成す． 一方、第４トランジスタ（Ｑ４）は１：１のカレントミ
ラー回路（７）の入力側トランジスタを威し、第６トラ
ンジスタ（Ｑ，）は出力側１一ランジスタを威している
。この第６トランジスタ（０，）の工Ｑ ’７タは抵抗
（Ｒ，）を介して接地ライン（４）に接続されている。
さ」という）がＳの第１トランジスタ（Ｑ＋）と、大き
さがＳのＮ倍の第２トランジスタ（０■）と、抵抗（Ｒ
ｌ） （ＲＺ）を図示のように接続して成る第１回路で
あり、電源ライン（３）と接地ライン（４）間に接続さ
れている。（２）は大きさＮＳの第３トランジスタ（Ｑ
，）と、大きさＳの第４トランジスタ（ロ４〉と、抵抗
（Ｉｈ） （Ｒ，）を図示のように接続して戒る第２回
路であり、第１回路（１）と同様に電源ライン（３）と
接地ライン（４）間に接続されている。前記第１トラン
ジスタ（Ｑ，）と第３トランジスタ（Ｑ３〉のベースは
共通に定電圧源（５）に接続され、一定のバイアス電圧
（ｖｇ ）が与えられるようになっている． 次に、（Ｑ５）は第２トランジスタ（０２）と１二Ｎの
カレントミラ−回路（６）を成す第５トランジスタであ
り、そのエミッタは抵抗（Ｒ，）を介して接地ライン（
４）に接続されている．尚、第２トランジスタ（Ｑ！）
がカレントミラー回路（６）の入力側トランジスタを威
し、第５トランジスタ（Ｑ，）が出力側ト？ンジスタを
成す． 一方、第４トランジスタ（Ｑ４）は１：１のカレントミ
ラー回路（７）の入力側トランジスタを威し、第６トラ
ンジスタ（Ｑ，）は出力側１一ランジスタを威している
。この第６トランジスタ（０，）の工Ｑ ’７タは抵抗
（Ｒ，）を介して接地ライン（４）に接続されている。
この第１図の回路で基準電流は第５トランジスタ（ＱＳ
）のコレクタから出力され、そのＮ倍の定電流は第６ト
ランジスタ（Ｑ６）のコレクタから出力される。ここで
、抵抗（Ｒ＋）〜（Ｒ，）については、Ｒ＋＋Ｉｈ＝Ｒ
ｓ＋Ｒ４， Ｒ４子Ｒ６． Ｒｓ／！ｈ＝Ｎの関係に選
ばれているものとする。
）のコレクタから出力され、そのＮ倍の定電流は第６ト
ランジスタ（Ｑ６）のコレクタから出力される。ここで
、抵抗（Ｒ＋）〜（Ｒ，）については、Ｒ＋＋Ｉｈ＝Ｒ
ｓ＋Ｒ４， Ｒ４子Ｒ６． Ｒｓ／！ｈ＝Ｎの関係に選
ばれているものとする。
次に動作を説明する。第１，第３トランジスタ（ｆＬ）
（０．，）のベースには共通にバイアス電圧（Ｖ，）が
与えられ、しかもＲ ＋ ＋ Ｒ ２ ＝ Ｒ ｓ ＋
Ｒ ａの関係があるから、抵抗（Ｒｚ）（Ｒ−）に流
れる電流は同一である。
（０．，）のベースには共通にバイアス電圧（Ｖ，）が
与えられ、しかもＲ ＋ ＋ Ｒ ２ ＝ Ｒ ｓ ＋
Ｒ ａの関係があるから、抵抗（Ｒｚ）（Ｒ−）に流
れる電流は同一である。
ここで、この電流をＮｌとする。第２１・ランジスタ（
０■）は第５トランジスタ（ロＳ）のＮ倍の大きさで、
且つＲＳ／Ｒｔ＝Ｎであるから抵抗（Ｒ２）と（Ｒ，）
に流れる電流の比はＮ：１となる。従って、第５トラン
ジスタ（Ｏ，）のコレクタに流れる電流は丁となる。
０■）は第５トランジスタ（ロＳ）のＮ倍の大きさで、
且つＲＳ／Ｒｔ＝Ｎであるから抵抗（Ｒ２）と（Ｒ，）
に流れる電流の比はＮ：１となる。従って、第５トラン
ジスタ（Ｏ，）のコレクタに流れる電流は丁となる。
一方、第４，第６トランジスタ（Ｑ．）（Ｑ６）の大き
さは同一であり、Ｒ ａ ＝Ｒ ｈであるので、抵抗（
Ｒ４） （Ｒｈ）に流れる電流はいずれもＮｌである。
さは同一であり、Ｒ ａ ＝Ｒ ｈであるので、抵抗（
Ｒ４） （Ｒｈ）に流れる電流はいずれもＮｌである。
従って、第６トランジスタ（Ｑ，）のコレクタに流れる
電流はＮＩとなる．以上のことからトランジスタ（０，
）と（ｑ，）のコレクタ電流の比は１：Ｎとなる。この
ように、第６トランジスタ（Ｑ，）の大きさはトランジ
スタ〈０，）と同じでありながら、Ｎ倍の定電流を供給
できる．よって、第６トランジスタ（Ｑ，）のコレクタ
と接地間の寄生容量は大きくならない。
電流はＮＩとなる．以上のことからトランジスタ（０，
）と（ｑ，）のコレクタ電流の比は１：Ｎとなる。この
ように、第６トランジスタ（Ｑ，）の大きさはトランジ
スタ〈０，）と同じでありながら、Ｎ倍の定電流を供給
できる．よって、第６トランジスタ（Ｑ，）のコレクタ
と接地間の寄生容量は大きくならない。
第２図は第１図の定電流回路の具体的な適用例を示して
おり、第５トランジスタ（０，）の出力電流Ｉは差動増
幅器（８）に与えられ、第６トランジスタ（Ｑ６）の出
力電流Ｎｌは差動増幅器（９）に与えられるようになっ
ている。差動増幅器（８） （９）は、それぞれ入力端
子（１０） （１１）から交流信号が与えられ、その出
力信号はそれぞれ出力端子（１２） （１３）に導出さ
れる。上記定電流回路は第６ １−ランジスタ（０，）
の寄生容量（Ｃ２）が第５トランジスタ（０，）の寄生
容ｆｆｉ（ＣＩ）と同様に小さいので、交流信号の高域
戒分が落ちてしまうような虞れがない。よって、周波数
特性が第４図の従来例に比し良好となる。
おり、第５トランジスタ（０，）の出力電流Ｉは差動増
幅器（８）に与えられ、第６トランジスタ（Ｑ６）の出
力電流Ｎｌは差動増幅器（９）に与えられるようになっ
ている。差動増幅器（８） （９）は、それぞれ入力端
子（１０） （１１）から交流信号が与えられ、その出
力信号はそれぞれ出力端子（１２） （１３）に導出さ
れる。上記定電流回路は第６ １−ランジスタ（０，）
の寄生容量（Ｃ２）が第５トランジスタ（０，）の寄生
容ｆｆｉ（ＣＩ）と同様に小さいので、交流信号の高域
戒分が落ちてしまうような虞れがない。よって、周波数
特性が第４図の従来例に比し良好となる。
又里凶望果
以上の通り本発明によれば．，ｌ：Ｎの定電流回路にお
いてＮ倍の定電流を出力するトランジスタの寄生容量は
大きくならない。従って、交流信号を処理する回路の定
電流源として用いても、周波数特性を損なわない。
いてＮ倍の定電流を出力するトランジスタの寄生容量は
大きくならない。従って、交流信号を処理する回路の定
電流源として用いても、周波数特性を損なわない。
第１図は本発明を実施した定電流回路の回路図であり、
第２図はその適用例を示す図である。第３図は従来例の
回路図であり、第４図はその適用例を示す回路図である
。 （Ｑ Ｉ）’−第１トランジスタ （Ｑｉ）−一第２トランジスタ （Ｑ３）−一第３トランジスタ （［１４）−第４トランジスタ （Ｑｓ）−一第５トランジスタ （ｇ，）・一第６トランジスタ． （１）・一第１回路．（２） （５）一定電圧源。 第２回路，
第２図はその適用例を示す図である。第３図は従来例の
回路図であり、第４図はその適用例を示す回路図である
。 （Ｑ Ｉ）’−第１トランジスタ （Ｑｉ）−一第２トランジスタ （Ｑ３）−一第３トランジスタ （［１４）−第４トランジスタ （Ｑｓ）−一第５トランジスタ （ｇ，）・一第６トランジスタ． （１）・一第１回路．（２） （５）一定電圧源。 第２回路，
Claims (1)
- （１）エミッタ面積の大きさがＳの第１トランジスタと
前記大きさが前記第１トランジスタのＮ倍の大きさＮＳ
の第２トランジスタを縦続接続して成る第１回路と、前
記大きさがＮＳの第３トランジスタと前記大きさがＳの
第４トランジスタを縦続接続して成る第２回路と、前記
第１、第２回路に同一の駆動電圧を印加する手段と、前
記第２トランジスタを入力側トランジスタとするカレン
トミラー回路の出力側トランジスタを成す前記大きさＳ
の第５トランジスタと、前記第４トランジスタを入力側
トランジスタとするカレントミラー回路の出力側トラン
ジスタを成す前記大きさＳの第６トランジスタとから成
ると共に、前記第５、第６トランジスタから定電流を出
力する定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160444A JPH0744405B2 (ja) | 1989-06-22 | 1989-06-22 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160444A JPH0744405B2 (ja) | 1989-06-22 | 1989-06-22 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0326006A true JPH0326006A (ja) | 1991-02-04 |
| JPH0744405B2 JPH0744405B2 (ja) | 1995-05-15 |
Family
ID=15715064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160444A Expired - Fee Related JPH0744405B2 (ja) | 1989-06-22 | 1989-06-22 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744405B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103814A (ja) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | 信号処理回路 |
| JPS60158707A (ja) * | 1984-01-27 | 1985-08-20 | Sony Corp | トランジスタ回路 |
| JPS60232708A (ja) * | 1984-05-02 | 1985-11-19 | Matsushita Electric Works Ltd | カレントミラ−回路における温度補償法 |
| JPS61260707A (ja) * | 1985-05-13 | 1986-11-18 | Mitsubishi Electric Corp | 電流制限回路 |
-
1989
- 1989-06-22 JP JP1160444A patent/JPH0744405B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103814A (ja) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | 信号処理回路 |
| JPS60158707A (ja) * | 1984-01-27 | 1985-08-20 | Sony Corp | トランジスタ回路 |
| JPS60232708A (ja) * | 1984-05-02 | 1985-11-19 | Matsushita Electric Works Ltd | カレントミラ−回路における温度補償法 |
| JPS61260707A (ja) * | 1985-05-13 | 1986-11-18 | Mitsubishi Electric Corp | 電流制限回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744405B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH09130227A5 (ja) | ||
| JPH04227104A (ja) | 増幅回路 | |
| JPH0326006A (ja) | 定電流回路 | |
| JPH0346581Y2 (ja) | ||
| JPH02889B2 (ja) | ||
| JPH03214808A (ja) | 電圧比較回路 | |
| JPH089933Y2 (ja) | 帰還増幅器 | |
| JPH0330828B2 (ja) | ||
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0527282B2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| JPS6155805B2 (ja) | ||
| JPS63117504A (ja) | トランジスタ差動増幅回路 | |
| JPS635290Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH0375097B2 (ja) | ||
| JPH01168104A (ja) | カレントミラー回路 | |
| JPS6354809A (ja) | バイアス回路 | |
| JPS6062149A (ja) | 半導体装置 | |
| JPH0451787B2 (ja) | ||
| JPS6096905A (ja) | トランジスタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |