JPH03260701A - Ｆａコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、Ｒ５２３２Ｃなどの外部機器との交信手段
を有したＦＡコントローラに関するもので、特に瞬時停
電による誤動作を阻止するものである。

（従来の技術〕 第６図は従来のＦＡコントローラを示すハードウェア構
成図であり、図において、（１）はトランス、（２）　
は定電圧回路、（３）　はＣＰＩＩ　、（４）はＲＯＭ
、（５）はＲＡＭ　、　（６）は外部機器との交信制御
回路である。なお、その他に表示器とのインターフェー
スやハードディスクなどが接続されるが説明を省略する
。

上記構成おいて、交流電源（図示省略）より供給された
交流電圧は、トランス（１）を介して絶縁された二次電
圧（例えば＾Ｃ３０Ｖ　）に変換され、定電圧回路（２
）に人力される。上記定電圧回路（２）は、上記二次電
圧より直流の定電圧（例えばＤＣ５Ｖ）を生成し、ＣＰ
Ｕ　（３）ないし交信制御回路（６）の電源電圧として
供給する。

ＣＰＵ　（３）はＲＯＭ　（４）に書かれている予め決
められた手順に従って交信制御回路（６）及びハードデ
ィスク（図示省略）にデータを書き込んだり、読み出し
たりしてＦＡコントローラとしての機能を実行する。Ｒ
ＡＭ　（５）は、データを一時的に格納したり、演算結
果を一時的に退避したりする目的に使われるものであり
、また、上記交信制御回路（６）は、外部に接続された
外部機器（図示省略）と交信（例えばＲ５２３２Ｃ，Ｒ
５４２２などの通信）するためのインターフェース手段
である。

ここで、上記外部機器が交流信号のＯＮ／　ＯＦＦ信号
を出力する機能を有している場合、上記ＣＰＵ（３）は
、上記外部機器のＯＮ／　ＯＦＦ信号を上記交信制御回
路（６）を介して人力する。即ち、上記交流入力がＯＮ
の場合、上記ＣＰＵ　Ｈ）は、例えば”１”を人力して
ＯＮと判定する。しかし、このとき、交流電源に瞬時停
電が発生した場合、上記交流入力がＯＮシているにも拘
わらず、交流電源がないため、上記ＣＰＵ　（３）は”
０”を入力してＯＦＦと判定することがある。

また、上記外部機器がＲ５２３２Ｃなどのシリアル通信
機能を有した機器の場合は、次のような動作をする。上
記外部機器から送出されるシリアルデータは交信制御回
路（６）で実行される。上記交信制御回路（６）は、デ
ータを受信すると、割込信号（図示省略）を発生してＣ
ＰＵ　（３）に知らせ、受信したデータを読み込むよう
要求する。上記ＣＰＵ（３）は上記割込信号を受は付け
ると、第７図で説明するフローに従った動作を行い、結
果的に上記外部機器からの情報を読み込むことになる。

即ち、上記ＣＰＵ　（３）は、通常複数の割込信号が接
続されているため、どのブロックからの割込信号を判別
する判別処理Ａ（ステップＳｌ）を実行する。

そのため、処理Ａ（ステップＳｔ）を実行した結果、上
記交信制御回路（６）が割込発生元であると判断した場
合、上記交信制御回路（６）が正常か否かの判断処理（
ステップＳ２）を実行する。その結果、正常と判断した
場合には、処理Ｂ（ステップＳ３）を実行し、上記外部
機器からの情報を読み込む、他方、異常と判断した場合
には、処理Ｃ（ステップＳ５）を実行し、（：ＲＴ　　
（図示省略）等に交信エラー表示などを実行する。ここ
で、上記交信エラーの内容は、データなどのオーバフロ
ーによる交信エラーやノイズ等原因不明のエラー　さら
には瞬時停電などによるエラーなど種々ある。

（発明が解決しようとする課題〕 従来のＦＡコントローラは以上のように構成されている
ので、交流電源に瞬時停電が生じた場合、誤入力したり
、さらには、瞬時停電によって発生すべく生じたエラー
にも拘わらず、ノイズなど原因不明の現象と同様のエラ
ー表示をするため、エラーによるシステムの停止を長引
かせるなどの問題があった。

この発明は上記のような問題を解決するためになされた
ものであり、瞬時停電による誤動作を防止することがで
き、さらには、瞬時停電によるエラー要因を判別してシ
ステムの復旧が用意にできるＦＡコントローラを得るこ
とを目的とする。

（課題を解決するための手段） この発明に係るＦＡコントローラは、少なくともＣＰＵ
と、プログラム格納用メモリと、演算作業用メモリと、
外部機器と交信する外部機器交信制御回路とを有したＦ
Ａコントローラにおいて、供給される交流電源の瞬時停
電を検出する瞬時停電検出回路と、上記瞬時停電検出回
路より出力される瞬時停電信号を一定時間記憶する瞬時
停電記憶回路と、上記瞬時停電信号を上記ＣＰＩＩの割
込入力として与え、上記ＣＰＵの動作を中断する中断処
理手段と、上記瞬時停電記憶回路より出力される瞬時停
電記憶信号と上記瞬時停電信号を入力する状態読出回路
とを有したものである。

また、上記ＦＡコントローラにおいて、瞬時停電が復帰
した直後に上記中断処理手段を中止し、上記ＣＰｔ１の
上記処理を再開するＣＰＵ再開処理手段と、瞬時停電の
前後にエラーが発生した場合、工ラー要因を検索するエ
ラー要因検索処理手段と、瞬時停電信号と瞬時停電記憶
信号により、エラー要因が瞬時停電であると判断する瞬
時停電エラー判定処理手段を有したものである。

〔作用〕

この発明においては、瞬時停電信号に基づいてＣＰＵの
動作を中断させ、誤入力信号による誤演算を防止し、ま
た、瞬時停電記憶信号により、瞬時停電によるエラー要
因を判別する。

（実施例） 以下、この発明の一実施例を第６図と同一部分は同一符
号を付して示す第１図に基づいて説明する。第１図にお
いて、（７）は電源の瞬時停電を検出する瞬時停電検出
回路、（８）は瞬時停電信号（１０）を一定時間記憶す
る瞬時停電記憶回路、（９）は上記瞬時停電信号（ｌＯ
）と上記瞬時停電記憶回路（８）から出力される瞬時停
電記憶信号（１１）を入力する状態読出回路であり、こ
こで、上記瞬時停電記憶回路（８）は、第２図に示すよ
うに、成形器（８１）　、　（８２）　　と、ダイオー
ド（８３）と、抵抗（８４）。

（８５）及びコンデンサ（８６）とでなり、検出遅れ時
間ｔ、は、抵抗（８４）と抵抗（８５）の並列抵抗とコ
ンデンサ（８６）の充電時間によって決められ、復帰時
間ｔ４は、抵抗（８５）と上記コンデンサ（８６）の放
電時間によって決まるものである。

次に動作について説明する。交信制御回路（６）に接続
された外部機器が交流信号のＯＮ／　ＯＦＦ信号を出力
する機能を有している場合について説明する。

ＣＰｔ１　（３）が上記外部機器の０Ｎ１０ＦＦ信号を
、上記交信制御回路（６）を介して“１”または“０”
の信号として読出し、ＯＮ／　ＯＦＦと判定するのは、
従来例と同様である。しかし、このとき、交流電源（図
示省略）に瞬時停電が発生した場合、即ち、上記外部機
器の交流入力がＯＮシているにも拘わらず、瞬時停電の
ため上記外部機器の出力が“０”を出力する場合（従っ
て、上記ＣＰＬＩ　（３）はＯＦＦと判定するはず）、
瞬時停電検出回路（７）は、これを検出して瞬時停電信
号（１０）をアクティブとする。この瞬時停電信号（１
０）は、ＣＰＩＩ　（３）への割込入力となり、これに
よりＣＰＩＩ　（３）は、ＲＯＭ（４）に予め決められ
ている中断処理を実行する。

ここで、上記中断処理は、第４図に示すように、「瞬時
停電中か？」の処理プログラムを実行しているたけであ
るため、上記外部機器からの入力情報は、読出されない
。つまり、瞬時停電による誤入力を読出さないことにな
る。

次に、上記瞬時停電が復帰すると、上記瞬時停電検出回
路（７）は、瞬時停電信号（１０）を非アクティブとし
、従って、上記ＣＰＵ　（３）は中断していた作業を再
開し、例えば、上記外部機器からの情報を読み出す。し
かし、上記外部機器から入力される情報は、瞬時停電が
復帰されているため正常な信号を出力しており、上記Ｃ
ＰＩＩ　（３）は正常動作を継続することになる。ここ
で、「正常な信号」とは、外部機器の交流入力がＯＮシ
ているにも拘わらず、瞬時停電のため出力が“０”（Ｏ
ＦＦ）になるような異常状態とはなフていないことを意
味し、誤入力が防げる。

また、上記外部機器がＲ５２３２Ｃなどのシリアル通信
機能を有した機器の場合について説明する。但し、基本
的な動作は従来例と同じであるために省略し、瞬時停電
が生じた場合についての説明を以下にする。即ち、上記
ＣＰＵ　（３）が上記外部機器よりデータを受信中に瞬
時停電が生じた場合について説明する。上記ＣＰＵ　（
３）は、第５図に示す割込処理プログラムにおいて、割
込信号の発生元を判別しくステップＳｌ）　、例えば交
信制御回路（６）が発生元の場合、交信制御回路（６）
が正常か否かの判断（ステップＳ２）で正常と判断した
場合、［処理ＢＪ　　（ステップＳ３）を実行中であり
、このときに瞬時停電が発生すると、上記瞬時停電検出
回路（７）は瞬時停電信号（ｌＯ）をアクティブにし、
上記ＣＰＵ　（３）は、上記ＲＯＭ　（４）に予め決め
られている中継処理（第４図参照）を実行する。即ち、
上記「中断処理」は「瞬時停電中か？」の処理プログラ
ムを実行しているだけである。このとき、上記外部機器
からは、上記ＣＰＵ　（３）の中断処理とは、非同期に
データが送信されているため、次のデータが受信された
場合、交信制御回路（６）に内蔵されているバッファ（
図示省略）に−時的に格納される。しかし、上記バッフ
ァは通常１〜２バイト分のデータ容量しかないのが普通
であり、従って、上記瞬時停電がさらに継続した場合、
上記バッファはデータオーバとなりエラー状態となる。

次に、この状態で上記瞬時停電が復帰した場合について
説明する。即ち、上記瞬時停電検出回路（７）は上記瞬
時停電信号（１０）を非アクティブにし、従って、上記
ＣＰｔ１　（３）は上記中断処理から開放され、中断以
前の仕事を再開する。

瞬時停電中に受信した割込信号は通常保持されているの
で、上記ＣＰＵ　（３）は、第５図に示す割込処理を実
行し、上記交信制御回路（６）をアクセスする。このと
き、上述したように、上記交信制御回路（６）はエラー
状態となっているため、割込処理プログラムのステップ
Ｓ２でエラー有りの処理を実行する。さらに、ステップ
Ｓ４にて、「瞬時停電があったか」の処理プログラムを
実行するわけである。上記ステップＳ４では、具体的に
は状態読出回路（９）より上記瞬時停電信号（ｌＯ）と
瞬時停電記憶信号（１１）を読み出して瞬時停電の有無
の判断が可能となっている。

ここで、上記瞬時停電記憶信号（１１）について説明す
る。瞬時停電が発生すると、上記瞬時停電検出回路（７
）は瞬時停電信号（１０）をアクティブとする。第３図
はそのタイムチャートを示したものであり、図中、遅れ
時間ｔ１は上記瞬時停電検出回路（７）に起因する検出
遅れ時間である。上記瞬時停電信号（１０）は、瞬時停
電記憶回路（８）に人力されているため、上記瞬時停電
信号（１０）より遅れて瞬時停電記憶信号（１１）をア
クティブとする。図中ｔ３は上記瞬時停電記憶信号（１
１）の遅れ時間であり、上記瞬時停電記憶回路（８）に
起因する検出遅れ時間である。

次に、瞬時停電が復帰すると、上記瞬時停電信号（１０
）は遅れ時間ｔ２後に復帰する。ここで、上記ｔ２は上
記瞬時停電検出回路（７）に起因する復帰遅れ時間であ
る。さらに、上記瞬時停電信号（ｌＯ）の復帰は、上記
瞬時停電記憶信号（１１）を非アクテイブ状態に復帰さ
せるが、その復帰時間ｔ４は上記瞬時停電記憶回路（８
）によっである時間に予め決められている。即ち、具体
的には、第５図の割込処理プログラムを実行させ、「瞬
時停電があったか」　（ステップ５４）までの処理時間
以上の時間が上記復帰時間ｔ４として設定しである。

そのため、上記ＣＰＵ　（３）は第３図の状態Ｂ、　Ｃ
にて中断処理（第４図参照）を実行し、上記状態の終了
時点において、瞬時停電中に受信したデータ処理を実行
（第５図の割込処理を実行）するが、上記説明よりエラ
ー状態となっているため、ステップＳ４を実行する。

ここで、上記ＣＰＵ　（３）は状態読出回路（９）より
瞬時停電信号（ｌＯ）がＨレベルで、瞬時停電記憶信号
（１１）がＬレベルとなっていることを読み出して、過
去（または直前）に瞬時停電があったことを判読できる
。そして、処理Ｄ（ステップＳ６）にて、操作者あるい
は外部機器に瞬時停電によるエラーが発生したことを知
らせ処理を終了する。

参考までに瞬時停電によるエラーが発生したことを知っ
た上記操作者あるいは外部機器は、再度通信を行うこと
になる（従来はここでのエラー要因が不明のため、原因
究明に時間がかかつていた）。

当然のことであるが、第５図のステップＳ４にて、瞬時
停電によるエラーでない場合には、処理Ｃ（ステップＳ
５）を実行し、上記操作者また外部機器にその主を知ら
せ処理を終了する。

ここでのエラー要因は瞬時停電によるエラー要因を除外
して従来のエラー要因と同じである。

また、第５図の処理Ｄ（ステップ５ｆｉ）にて、瞬時停
電によるエラー発生を外部の操作者にＣＲＴなどの表示
手段（図示省略）を介して「瞬時停電により交信エラー
が発生した」という主旨の情報を表示することも可能で
あると述べたが、さらに、第５図の上記処理Ｄ（ステッ
プＳ６）にて、上記表示手段に表示する代わりに、再度
、外部機器に交信要求を行い再交信することも可能とな
る。ここで、ある情報をＣＲＴなどに表示する手段や外
部機器に交信を要求する手段は、一般的には公知である
ため、説明を省略する。

尚、上記実施例では、瞬時停電信号と瞬時停電信号をロ
ーアクティブとして説明したが、ハイアクティブとして
も同様の効果があるのは言うまでもない。

また、瞬時停電記憶回路の一実施例として、第２図で説
明したが、ノット素子やアンドゲート素子などで構成し
ても同様の効果があるのは言うまでもない。

さらに、上記第２図では、充電時間と放電時間をダイオ
ードで異なる時間としたが、同一の０８時定数としても
問題がないのは言うまでもない。

さらに、瞬時停電状態を記憶するのにコンデンサで目的
を達しているが、他の素子、例えばフリップフロップに
よって記憶しても良いし、ソフトウェア的処理を介在し
てＲＡＭなどに記憶しても同様の効果があるのは言うま
でもない。

（発明の効果） 以上のように、この発明によれば、瞬時停電中に、ＣＰ
ｕを無処理状態としているため、外部からの交流入力を
誤人力することがなく、信頼性の高いシステムを構築可
能とする効果がある。

さらに、瞬時停電によるエラー要因を判別できるため、
外部より受信するデータのエラー判別か容易になるため
、システムの復旧が容易となる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すＦＡコントローラの
概略構成図、第２図は第１図の瞬時停電記憶回路の一実
施例による回路図、第３図はこの発明を説明するための
出力波形図、第４図と第５図はこの発明における瞬時停
電時の中断処理と割込処理のフローチャート、第６図と
第７図は従来例のＦＡコントローラの構成図と瞬時停電
時の割込フローチャートである。 図において、（１）はトランス、（２）は定電圧回路、
（３）はＣＰＵ　、　（４）はＲＯＭ、（５）はＲＡＭ
、（６）は交信制御回路、（７）は瞬時停電検出回路、
（８）は瞬時停電記憶、（９）は状態読出回路、（ｌＯ
）は瞬時停電信号、（１１）は瞬時停電記憶信号である
。 図中同一符号は同−又は相当部分を示す。 第５図 ５

Claims (2)

【特許請求の範囲】
1. （１）少なくともＣＰＵと、プログラム格納用メモリと
   、演算作業用メモリと、外部機器と交信する外部機器交
   信制御回路とを有したＦＡコントローラにおいて、供給
   される交流電源の瞬時停電を検出する瞬時停電検出回路
   と、上記瞬時停電検出回路より出力される瞬時停電信号
   を一定時間記憶する瞬時停電記憶回路と、上記瞬時停電
   信号を上記ＣＰＵの割込入力として与え、上記ＣＰＵの
   動作を中断する中断処理手段と、上記瞬時停電記憶回路
   より出力される瞬時停電記憶信号と上記瞬時停電信号を
   入力する状態読出回路とを有したことを特徴とするＦＡ
   コントローラ。
2. （２）特許請求の範囲第１項記載のＦＡコントローラに
   おいて、瞬時停電が復帰した直後に上記中断処理手段を
   中止し、上記ＣＰＵの上記処理を再開するＣＰＵ再開処
   理手段と、瞬時停電の前後にエラーが発生した場合、エ
   ラー要因を検索するエラー要因検索処理手段と、瞬時停
   電信号と瞬時停電記憶信号により、エラー要因が瞬時停
   電であると判断する瞬時停電エラー判定処理手段を有し
   たことを特徴とするＦＡコントローラ。