JPH01305410A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH01305410A JPH01305410A JP63135712A JP13571288A JPH01305410A JP H01305410 A JPH01305410 A JP H01305410A JP 63135712 A JP63135712 A JP 63135712A JP 13571288 A JP13571288 A JP 13571288A JP H01305410 A JPH01305410 A JP H01305410A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory cartridge
- code
- programmable controller
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 30
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000011084 recovery Methods 0.000 claims abstract description 4
- 238000012546 transfer Methods 0.000 claims description 10
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はプログラマブルコントローラ(以下、場合によ
りPCという)に関し、さらに詳しくは停電後の電源再
投入時に誤動作しないプログラマブルコントローラに関
する。
りPCという)に関し、さらに詳しくは停電後の電源再
投入時に誤動作しないプログラマブルコントローラに関
する。
[従来の技術]
第4図は従来のPCの構成図である。第4図において、
1はリミットスイッチ、押しボタンスイッチ等からの信
号を入力する複数の入力回路から構成された入力部、2
は入力部1を介して入力される信号によって、所定の演
算処理を行なうメモリを有する演算部、3は演算部2の
演算処理結果に基づいて電磁開閉器、ソレノイドバルブ
等に信号を出力する複数の出力回路から構成された出力
部である。
1はリミットスイッチ、押しボタンスイッチ等からの信
号を入力する複数の入力回路から構成された入力部、2
は入力部1を介して入力される信号によって、所定の演
算処理を行なうメモリを有する演算部、3は演算部2の
演算処理結果に基づいて電磁開閉器、ソレノイドバルブ
等に信号を出力する複数の出力回路から構成された出力
部である。
第4図に示した従来のPCは第5図に示すように入力転
送、所定の演算処理及び出力転送を−サイクルとして動
作する。入力転送は全ての入力回路から信号を入力する
処理である。演算処理は入力転送により得られた信号に
基づく所定の演算を行なう処理である。又、出力転送は
演算結果に応じて全ての出力回路に信号を出力する処理
である。
送、所定の演算処理及び出力転送を−サイクルとして動
作する。入力転送は全ての入力回路から信号を入力する
処理である。演算処理は入力転送により得られた信号に
基づく所定の演算を行なう処理である。又、出力転送は
演算結果に応じて全ての出力回路に信号を出力する処理
である。
なお、場合によっては出力転送の後にモニタ等の処理を
行なうこともある。
行なうこともある。
ところで、PCは動作中に停電した場合、データの保護
及び電源再投入時のための準備等の停電処理を行ってい
る。
及び電源再投入時のための準備等の停電処理を行ってい
る。
停電後の電源再投入時においては、プログラムの先頭か
ら処理を再開できない場合がある。例えば、PCが同一
人力条件の2つのカウンタを有している場合、入力条件
がオンすると、これらカウンタは1カウント計数しなけ
ればならないが、PCの命令処理はプログラムの0番地
から1命令ごとに処理するので、プログラム番地の若い
方に書かれているカウンタが計数した後、もう一方のカ
ウンタが計数するまでの間に停電することがあり得る。
ら処理を再開できない場合がある。例えば、PCが同一
人力条件の2つのカウンタを有している場合、入力条件
がオンすると、これらカウンタは1カウント計数しなけ
ればならないが、PCの命令処理はプログラムの0番地
から1命令ごとに処理するので、プログラム番地の若い
方に書かれているカウンタが計数した後、もう一方のカ
ウンタが計数するまでの間に停電することがあり得る。
一般にPCのカウント命令は停電中も電池等により計数
値を記憶しているので、この状態で電源が再投入され、
プログラムが先頭から実行されると、一方のカウンタの
み1つ多く計数しているため、同一条件で動作している
カウンタにも拘らず、計数値が異なるという不具合が生
ずる。
値を記憶しているので、この状態で電源が再投入され、
プログラムが先頭から実行されると、一方のカウンタの
み1つ多く計数しているため、同一条件で動作している
カウンタにも拘らず、計数値が異なるという不具合が生
ずる。
この不具合を解消するため、従来のPCでは停電時に実
行していたプログラムの番地を記憶しておき、電源再投
入時にその番地の次番地より実行させるようにしていた
。
行していたプログラムの番地を記憶しておき、電源再投
入時にその番地の次番地より実行させるようにしていた
。
[発明が解決しようとする課題]
ところで、従来のPCは実行するプログラムを記憶して
いるメモリカートリッジの差し替えにより、実行するプ
ログラムを選択していた。
いるメモリカートリッジの差し替えにより、実行するプ
ログラムを選択していた。
しかし、停電中にあるプログラムを記憶しているメモリ
カートリッジが他のプログラムを記憶しているメモリカ
ートリッジに差し替えられると、プログラムの先頭から
実行する場合は問題ないが、停電直前に実行していた命
令の次の命令のから再開すると、PCが誤動作をしてし
まう虞れがあるという問題点があった。
カートリッジが他のプログラムを記憶しているメモリカ
ートリッジに差し替えられると、プログラムの先頭から
実行する場合は問題ないが、停電直前に実行していた命
令の次の命令のから再開すると、PCが誤動作をしてし
まう虞れがあるという問題点があった。
本発明は上記問題点を解決するためになされたもので、
停電中にメモリカートリッジが差し替えられたことを検
出することにより、メモリカートリッジの差し替えによ
る誤動作を防止できるプログラマブルコントローラを提
供することを目的とする。
停電中にメモリカートリッジが差し替えられたことを検
出することにより、メモリカートリッジの差し替えによ
る誤動作を防止できるプログラマブルコントローラを提
供することを目的とする。
[課題を解決するための手段]
本発明に係るプログラマブルコントローラは、停電を検
出する停電検出手段と、停電を検出すると、停電検出時
に実行していたプログラムを記憶しているメモリカート
リッジにメモリカートリッジを特定する符号を書き込む
とともに、セーブメモリにメモリカートリッジを特定す
る符号、停電検出時に行なっていた演算処理内容及び現
在実行しているプログラムが記憶されている実行アドレ
スを書き込む停電処理手段と、電源再投入時に、メモリ
カートリッジに書き込まれている符号とセーブメモリに
書き込まれている符号とを比較する比較手段と、比較手
段が符号の一致を検出すると、セーブメモリに記憶され
ている作業内容及び実行アドレスに従って、メモリカー
トリッジの所定のステップから、プログラムの実行処理
を再開させる停電復旧手段とを備えている。
出する停電検出手段と、停電を検出すると、停電検出時
に実行していたプログラムを記憶しているメモリカート
リッジにメモリカートリッジを特定する符号を書き込む
とともに、セーブメモリにメモリカートリッジを特定す
る符号、停電検出時に行なっていた演算処理内容及び現
在実行しているプログラムが記憶されている実行アドレ
スを書き込む停電処理手段と、電源再投入時に、メモリ
カートリッジに書き込まれている符号とセーブメモリに
書き込まれている符号とを比較する比較手段と、比較手
段が符号の一致を検出すると、セーブメモリに記憶され
ている作業内容及び実行アドレスに従って、メモリカー
トリッジの所定のステップから、プログラムの実行処理
を再開させる停電復旧手段とを備えている。
[作 用]
上記構成のプログラマブルコントローラは、停電検出手
段が停電を検出すると、停電処理手段がメモリカートリ
ッジにメモリカートリッジを特定する符号を、セーブメ
モリにメモリカートリッジを特定する符号、停電検出時
に行なっていた演算処理内容及び現在実行しているプロ
グラムが記憶されている実行アドレスをそれぞれ書き込
む。゛電源再投入時に、比較手段がメモリカートリッジ
に書き込まれている符号とセーブメモリに書き込まれて
いる符号とを比較し、符号が一致すると、停電復旧手段
がセーブメモリに記憶されている作業内容及び実行アド
レスに従って、プログラムの実行処理を再開させる。
段が停電を検出すると、停電処理手段がメモリカートリ
ッジにメモリカートリッジを特定する符号を、セーブメ
モリにメモリカートリッジを特定する符号、停電検出時
に行なっていた演算処理内容及び現在実行しているプロ
グラムが記憶されている実行アドレスをそれぞれ書き込
む。゛電源再投入時に、比較手段がメモリカートリッジ
に書き込まれている符号とセーブメモリに書き込まれて
いる符号とを比較し、符号が一致すると、停電復旧手段
がセーブメモリに記憶されている作業内容及び実行アド
レスに従って、プログラムの実行処理を再開させる。
[実施例コ
以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
明する。
第1図は本発明の一実施例に係るプログラマブルコント
ローラの構成図である。第1図において、1はリミット
スイッチ、押しボタンスイッチ等からの信号を入力する
複数の入力回路から構成された入力部、2は入力部1を
介して入力される信号によって、所定の演算処理を行な
う演算部、3は演算部2の演算結果に基づいて電磁開閉
器、ソレノイドバルブ等に信号を出力する複数の出力回
路から構成された出力部、4はCPU、5はシステムメ
モリ、6は入力部1と演算部2とのインターフェイス、
7は出力部3と演算部2とのインターフェイス、8は停
電を検出する停電検出回路、9は停電の検出をCPU4
に入力する入力インターフェイス、IOは所定のプログ
ラムを記憶している差し替え可能かつ書き込み可能なプ
ログラムカートリッジ、11はメモリカートリッジ10
と演算部2とのインターフェイス、12は停電時に必要
なデータを記憶するバッテリバックアップされたセーブ
メモリである。
ローラの構成図である。第1図において、1はリミット
スイッチ、押しボタンスイッチ等からの信号を入力する
複数の入力回路から構成された入力部、2は入力部1を
介して入力される信号によって、所定の演算処理を行な
う演算部、3は演算部2の演算結果に基づいて電磁開閉
器、ソレノイドバルブ等に信号を出力する複数の出力回
路から構成された出力部、4はCPU、5はシステムメ
モリ、6は入力部1と演算部2とのインターフェイス、
7は出力部3と演算部2とのインターフェイス、8は停
電を検出する停電検出回路、9は停電の検出をCPU4
に入力する入力インターフェイス、IOは所定のプログ
ラムを記憶している差し替え可能かつ書き込み可能なプ
ログラムカートリッジ、11はメモリカートリッジ10
と演算部2とのインターフェイス、12は停電時に必要
なデータを記憶するバッテリバックアップされたセーブ
メモリである。
次に、第1図に示したプログラマブルコントローラの動
作について第2図及び第3図のフローチャートを参照し
て説明する。第2図のフローチャートは停電検出時の処
理、第3図のフローチャートは電源復旧時の処理を示す
ものである。
作について第2図及び第3図のフローチャートを参照し
て説明する。第2図のフローチャートは停電検出時の処
理、第3図のフローチャートは電源復旧時の処理を示す
ものである。
(1)ステップ51
pcは入力転送、演算処理及び出力転送を繰り返して行
なっている。このとき、CPU4はスキャン回数をカウ
ントしている。
なっている。このとき、CPU4はスキャン回数をカウ
ントしている。
(2)ステップ82〜S5
停電検出回路8が停電による電圧低下を検出すると(ス
テップ82)、CPU4は以下の停電処理を実行する。
テップ82)、CPU4は以下の停電処理を実行する。
まず、CPU4はスキャン回数をメモリカートリッジl
O及びセーブメモリ12に記憶させ(ステップS3)、
停電検出時に行なっていた作業内容をセーブメモリ12
に記憶させ(ステップS4)、さらに停電検出時に実行
していたプログラムが記憶されているアドレスを再開ア
ドレスとしてセーブメモリ12に記憶させる(ステップ
S5)。
O及びセーブメモリ12に記憶させ(ステップS3)、
停電検出時に行なっていた作業内容をセーブメモリ12
に記憶させ(ステップS4)、さらに停電検出時に実行
していたプログラムが記憶されているアドレスを再開ア
ドレスとしてセーブメモリ12に記憶させる(ステップ
S5)。
(3)ステップ56
CPU4は動作不能になるような電圧になると、停電検
出時の処理を終了する。
出時の処理を終了する。
(4)ステップ311〜812
電源が再投入されると(ステップ811)、CPU4は
セーブメモリ12に記憶されている作業内容に基づいて
、継続処理を行なう必要があるか否かを判断する(ステ
ップS12 )。継続処理を行なう作業は、例えば命令
実行中、命令挿入、命令削除及び命令書込中等である。
セーブメモリ12に記憶されている作業内容に基づいて
、継続処理を行なう必要があるか否かを判断する(ステ
ップS12 )。継続処理を行なう作業は、例えば命令
実行中、命令挿入、命令削除及び命令書込中等である。
継続処理が必要でないときは、電源復旧時の処理を終了
する。
する。
(5)ステップ313〜514
CPU4は継続処理を行なう必要があるときは、メモリ
カートリッジ10に記憶されているスキャン回数とセー
ブメモリ12に記憶されているスキャン回数とを比較す
る(ステップ513)。比較した結果、スキャン回数が
一致していると、CPU4はセーブメモリ12に記憶さ
れている再開アドレスを読み出して、この再開アドレス
から、メモリカートリッジlOのプログラムを実行する
(ステップ514)。スキャン回数が一致していないと
きは、電源復旧時の処理を終了する。
カートリッジ10に記憶されているスキャン回数とセー
ブメモリ12に記憶されているスキャン回数とを比較す
る(ステップ513)。比較した結果、スキャン回数が
一致していると、CPU4はセーブメモリ12に記憶さ
れている再開アドレスを読み出して、この再開アドレス
から、メモリカートリッジlOのプログラムを実行する
(ステップ514)。スキャン回数が一致していないと
きは、電源復旧時の処理を終了する。
なお、本実施例ではスキャン回数によりメモリカートリ
ッジ10の差し替えの有無を検出していたが、他の方法
によって検出するようにしてもよい。
ッジ10の差し替えの有無を検出していたが、他の方法
によって検出するようにしてもよい。
[発明の効果]
以上説明したように本発明によれば、停電検出時に、特
定の符号をメモリカートリッジ及びセーブメモリに記憶
させるとともに、停電検出時の作業内容及び停電検出時
に実行していたプログラムが記憶されているアドレスを
セーブメモリに記憶させておき、電源再投入時にメモリ
カートリッジとセーブメモリに記憶されている特定の符
号を比較し、この符号が一致したときに、セーブメモリ
に記憶されている作業内容に応じて、メモリカートリッ
ジに記憶されているプログラムの先頭又は再開アドレス
に記憶されている命令からプログラムを再開するように
したので、停電中に他のメモリカートリッジに差し替え
られても、誤動作しないプログラマブルコントローラが
得られるという効果を奏する。
定の符号をメモリカートリッジ及びセーブメモリに記憶
させるとともに、停電検出時の作業内容及び停電検出時
に実行していたプログラムが記憶されているアドレスを
セーブメモリに記憶させておき、電源再投入時にメモリ
カートリッジとセーブメモリに記憶されている特定の符
号を比較し、この符号が一致したときに、セーブメモリ
に記憶されている作業内容に応じて、メモリカートリッ
ジに記憶されているプログラムの先頭又は再開アドレス
に記憶されている命令からプログラムを再開するように
したので、停電中に他のメモリカートリッジに差し替え
られても、誤動作しないプログラマブルコントローラが
得られるという効果を奏する。
第1図は本発明の一実施例に係るプログラマブルコント
ローラの構成図、第2図及び第3図は第1図に示したプ
ログラマブルコントローラの動作を示すフローチャート
、第4図は従来のプログラマブルコントローラの構成図
、第5図はプログラマブルコントローラの動作説明図で
ある。 1・・・入力部、2・・・演算部、3・・・出力部、4
・・・CPU、5・・・メモリ、6.9・・・入力イン
ターフェイス、7・・・出力インターフェイス、8・・
・停電検出回路、10・・・メモリカートリッジ、11
・・・入出力インターフェイス、12・・・セーブメモ
リ。
ローラの構成図、第2図及び第3図は第1図に示したプ
ログラマブルコントローラの動作を示すフローチャート
、第4図は従来のプログラマブルコントローラの構成図
、第5図はプログラマブルコントローラの動作説明図で
ある。 1・・・入力部、2・・・演算部、3・・・出力部、4
・・・CPU、5・・・メモリ、6.9・・・入力イン
ターフェイス、7・・・出力インターフェイス、8・・
・停電検出回路、10・・・メモリカートリッジ、11
・・・入出力インターフェイス、12・・・セーブメモ
リ。
Claims (1)
- 入力回路から構成された入力手段と、入力転送により入
力手段を介して入力される信号に基づいて、差し替え可
能なメモリカートリッジに記憶されている所定のプログ
ラムを実行する演算処理手段と、演算処理手段の演算処
理結果を出力転送により出力する出力手段とを備えたプ
ログラマブルコントローラにおいて、停電を検出する停
電検出手段と、停電検出手段が停電を検出すると、停電
検出時に実行していたプログラムを記憶しているメモリ
カートリッジに、該メモリカートリッジを特定する符号
を書き込むとともに、セーブメモリに、該メモリカート
リッジを特定する符号、停電検出時に行なっていた演算
処理内容及び現在実行しているプログラムが記憶されて
いる実行アドレスを書き込む停電処理手段と、電源再投
入時に、メモリカートリッジに書き込まれている符号と
セーブメモリに書き込まれている符号とを比較する比較
手段と、比較手段が符号の一致を検出すると、セーブメ
モリに記憶されている作業内容及び実行アドレスに従っ
て、メモリカートリッジの所定のステップから、プログ
ラムの実行処理を再開させる停電復旧手段とを備えたこ
とを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63135712A JPH01305410A (ja) | 1988-06-03 | 1988-06-03 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63135712A JPH01305410A (ja) | 1988-06-03 | 1988-06-03 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305410A true JPH01305410A (ja) | 1989-12-08 |
Family
ID=15158119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63135712A Pending JPH01305410A (ja) | 1988-06-03 | 1988-06-03 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305410A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63279311A (ja) * | 1987-05-12 | 1988-11-16 | Yokogawa Electric Corp | 情報処理装置 |
-
1988
- 1988-06-03 JP JP63135712A patent/JPH01305410A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63279311A (ja) * | 1987-05-12 | 1988-11-16 | Yokogawa Electric Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6438709B2 (en) | Method for recovering from computer system lockup condition | |
| US6012154A (en) | Method and apparatus for detecting and recovering from computer system malfunction | |
| KR100252250B1 (ko) | 시스템복구장치 | |
| JPH063586B2 (ja) | 計算モジュールの監視方法 | |
| JP2000187600A (ja) | ウオッチドッグタイマ方式 | |
| JP2001318807A (ja) | タスク切り替え制御方法及び装置 | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| JPH01305410A (ja) | プログラマブルコントローラ | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JPS62106552A (ja) | ル−プ検出装置 | |
| JPS6057450A (ja) | 電子機器の電源遮断時処理装置 | |
| JPS62281781A (ja) | 故障情報モニタリング方法 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPH0120775B2 (ja) | ||
| JP2003044324A (ja) | 異常検出確認方法及び異常検出確認装置並びに異常検出確認プログラム | |
| JPH05108503A (ja) | 停電処理方式 | |
| KR20000066126A (ko) | 피엘씨의 이상 검출 방법 | |
| JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
| JPH01205244A (ja) | ロギング情報収集方式 | |
| Peiyi et al. | The developing of a real-time multitasking system | |
| JPH06282451A (ja) | マイクロプロセッサを備えた装置のシステムダウン復旧方法 | |
| JPH01154257A (ja) | 相互監視処理方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH02196341A (ja) | 情報処理装置の障害復旧方式 | |
| JPS60258623A (ja) | マイクロコンピユ−タ |