JPH03263334A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH03263334A JPH03263334A JP2062037A JP6203790A JPH03263334A JP H03263334 A JPH03263334 A JP H03263334A JP 2062037 A JP2062037 A JP 2062037A JP 6203790 A JP6203790 A JP 6203790A JP H03263334 A JPH03263334 A JP H03263334A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- power supply
- pad
- semiconductor element
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は樹脂封止型半導体装置、特に半導体素子上に同
じ電位又は信号を供給しようとする複数の電極が互いに
離れた位置に存在している場合に、この複数の電極に1
つのリードから同じ電位又は信号を供給できるようにし
た樹脂封止型半導体装置に関する。
じ電位又は信号を供給しようとする複数の電極が互いに
離れた位置に存在している場合に、この複数の電極に1
つのリードから同じ電位又は信号を供給できるようにし
た樹脂封止型半導体装置に関する。
(従来の技術)
従来、上記樹脂封止型半導体装置、例えば、D I P
(Dual In1ine Package)として
は、第8図乃至第11図に示すものが一般に知られてい
る。
(Dual In1ine Package)として
は、第8図乃至第11図に示すものが一般に知られてい
る。
即ち、2列に平行に延びるフレーム枠2の中間に、矩形
状のダイパッド3を吊りピン4を介して保持するととも
に、外部との電気信号をやりとりするための端子である
複数のり−ド5をタイバー6で保持して上記ダイパッド
3の周囲に沿って配置し、更にこの各リード5の内方端
部に金又は銀メツキを施してメツキ部7を形成してリー
ドフレ−ム1を構成する。そして、第9図に示すように
、このリードフレーム1のダイパッド3の上面のほぼ中
央に、周縁部に複数の電極パッド9を設けた半導体素子
8を搭載する。
状のダイパッド3を吊りピン4を介して保持するととも
に、外部との電気信号をやりとりするための端子である
複数のり−ド5をタイバー6で保持して上記ダイパッド
3の周囲に沿って配置し、更にこの各リード5の内方端
部に金又は銀メツキを施してメツキ部7を形成してリー
ドフレ−ム1を構成する。そして、第9図に示すように
、このリードフレーム1のダイパッド3の上面のほぼ中
央に、周縁部に複数の電極パッド9を設けた半導体素子
8を搭載する。
この状態で、第10図に示すように、この半導体素子8
の周縁部に備えられた各電極パッドつと上記各リード5
の内方端部に形成されたメツキ部7とを、ボンディング
ワイヤ10で電気的に接続し、しかる後、第11図に示
すように、各リード5の外側部分を除いた全体をモール
ド樹脂11で樹脂封止し、更に各リード5及び吊りピン
4をリードフレーム1のフレーム枠2から切り離した後
、タイバー6の除去及びリード5の曲げ加工を施して半
導体装置を構成したものである。
の周縁部に備えられた各電極パッドつと上記各リード5
の内方端部に形成されたメツキ部7とを、ボンディング
ワイヤ10で電気的に接続し、しかる後、第11図に示
すように、各リード5の外側部分を除いた全体をモール
ド樹脂11で樹脂封止し、更に各リード5及び吊りピン
4をリードフレーム1のフレーム枠2から切り離した後
、タイバー6の除去及びリード5の曲げ加工を施して半
導体装置を構成したものである。
なお、上記半導体素子8は、同図に示すように、ダイパ
ッド3の上面に導電性又は非導電性の接着剤であるマウ
ントペースト12を介して接着(マウント)されている
。
ッド3の上面に導電性又は非導電性の接着剤であるマウ
ントペースト12を介して接着(マウント)されている
。
近年、半導体素子のサイズ縮小化のため、配線の微細化
が進められ、この結果、配線抵抗が高くなってノイズの
問題が顕在化する傾向にある。特に、例えば半導体素子
の電源配線は、半導体素子の面積の大部分を占めるため
、サイズ縮小化のためには必要以上に細くすることが要
求されるが、このように細くするとノイズの問題が顕著
に現れてしまう。
が進められ、この結果、配線抵抗が高くなってノイズの
問題が顕在化する傾向にある。特に、例えば半導体素子
の電源配線は、半導体素子の面積の大部分を占めるため
、サイズ縮小化のためには必要以上に細くすることが要
求されるが、このように細くするとノイズの問題が顕著
に現れてしまう。
このように、ノイズが生じてしまうと、半導体装置の動
作スピードを早くすることが困難となってしまう この対策として、例えば電源をとる電極(電源パッド)
を半導体素子上に複数個設け、この各電源パッドと電源
をとるリード(電源リード)とを夫々直接電気的に接続
することにより、この電源パッドから半導体素子上に形
成されている素子までの距離を短くし、この電源パッド
と素子間の配線抵抗を低くすることが提案されている。
作スピードを早くすることが困難となってしまう この対策として、例えば電源をとる電極(電源パッド)
を半導体素子上に複数個設け、この各電源パッドと電源
をとるリード(電源リード)とを夫々直接電気的に接続
することにより、この電源パッドから半導体素子上に形
成されている素子までの距離を短くし、この電源パッド
と素子間の配線抵抗を低くすることが提案されている。
(発明が解決しようとする課題)
しかしながら、電源をとるリード(電源リード)が例え
ば1本に限られ、しかも半導体素子上に電源をとる電極
(電源パッド)が互いに離れた位置に複数存在する場合
、例えば1つの電源パッドが上記電源リードの近辺に存
在し、他の電源パッドが上記1の電源パッドと半導体素
子を挾んで反対側の位置にある場合等においては、他の
リードが存在する関係で、電源リードを他の電源パッド
まで引き回すことができなかった。
ば1本に限られ、しかも半導体素子上に電源をとる電極
(電源パッド)が互いに離れた位置に複数存在する場合
、例えば1つの電源パッドが上記電源リードの近辺に存
在し、他の電源パッドが上記1の電源パッドと半導体素
子を挾んで反対側の位置にある場合等においては、他の
リードが存在する関係で、電源リードを他の電源パッド
まで引き回すことができなかった。
即ち、このような半導体装置を構成することは不可能で
あるのが現状であった。
あるのが現状であった。
なお、上記1つの電源リードと複数の電源パッドとの関
係に限ることなく、他の信号をとる1つのリードとこの
信号を受ける複数の電極との関係に対しても同様のこと
がいえる。
係に限ることなく、他の信号をとる1つのリードとこの
信号を受ける複数の電極との関係に対しても同様のこと
がいえる。
本発明は上記に鑑み、電源又は信号をとるリードが限ら
れ、しかも半導体素子上にこの1つのリードと接続すべ
き複数の電極が互いに離れて存在していても、半導体素
子の組立てを可能としたものを提供することを目的とす
るする。
れ、しかも半導体素子上にこの1つのリードと接続すべ
き複数の電極が互いに離れて存在していても、半導体素
子の組立てを可能としたものを提供することを目的とす
るする。
(課題を解決するための手段)
上記目的を達成するため、本発明に係る樹脂封止型半導
体装置は、リードフレームのダイパッド上に半導体素子
を搭載するとともに、上記リードフレームの各リード内
方端部と半導体素子の周縁部に備えられた各電極とを電
気的接続して半導体素子全体を樹脂で封止した樹脂封止
型半導体装置において、上記半導体素子の上方に少なく
とも1本の配線用リードを配置し、少なくとも1つのリ
ードと半導体素子上の2つ以上の電極とをこの配線用リ
ードを介して電気的に接続して半導体素子全体を樹脂で
封止したものである。
体装置は、リードフレームのダイパッド上に半導体素子
を搭載するとともに、上記リードフレームの各リード内
方端部と半導体素子の周縁部に備えられた各電極とを電
気的接続して半導体素子全体を樹脂で封止した樹脂封止
型半導体装置において、上記半導体素子の上方に少なく
とも1本の配線用リードを配置し、少なくとも1つのリ
ードと半導体素子上の2つ以上の電極とをこの配線用リ
ードを介して電気的に接続して半導体素子全体を樹脂で
封止したものである。
(作 用)
上記のように構成した本発明によれば、例えば電源をと
る1つのリード(電源リード)と、この電源リードの近
辺に存在する1つの電極(電源パッド)とを電気的に接
続して半導体素子のこの電源パッドに電源を供給すると
ともに、他のリードと接触してしまうことがないよう半
導体素子の上方に配置された配線用リードを介して、上
記1つの電源パッドから離れた位置にある他の電極(電
源パッド)と上記電源リードとを電気的に接続すること
により、この他の電源パッドにも上記1つの電源リード
から電源を供給することができ、これにより、1つのリ
ードから半導体素子上に離れて存在する複数の電極に同
一の電位又は信号を供給することができる。
る1つのリード(電源リード)と、この電源リードの近
辺に存在する1つの電極(電源パッド)とを電気的に接
続して半導体素子のこの電源パッドに電源を供給すると
ともに、他のリードと接触してしまうことがないよう半
導体素子の上方に配置された配線用リードを介して、上
記1つの電源パッドから離れた位置にある他の電極(電
源パッド)と上記電源リードとを電気的に接続すること
により、この他の電源パッドにも上記1つの電源リード
から電源を供給することができ、これにより、1つのリ
ードから半導体素子上に離れて存在する複数の電極に同
一の電位又は信号を供給することができる。
(実施例)
以下、本発明の実施例を図面を参照して説明する。
第1図及び第2図に示すように、矩形状のダイパッド3
3を吊りピン34を介して保持したリードフレーム21
の該ダイパッド33の上面のほぼ中央には、マウントペ
ースト12を介して半導体素子51が搭載され、各リー
ド43と半導体素子51の電極パッド52とはボンディ
ングワイヤ10で電気的に接続されてているとともに、
半導体素子51の上方には、配線用リード46が配置さ
れ、半導体素子51全体はモールド樹脂11で樹脂封止
されている。
3を吊りピン34を介して保持したリードフレーム21
の該ダイパッド33の上面のほぼ中央には、マウントペ
ースト12を介して半導体素子51が搭載され、各リー
ド43と半導体素子51の電極パッド52とはボンディ
ングワイヤ10で電気的に接続されてているとともに、
半導体素子51の上方には、配線用リード46が配置さ
れ、半導体素子51全体はモールド樹脂11で樹脂封止
されている。
上記リードフレーム21は、第3図に示すベツドフレー
ム31と、第4図に示すリード部フレーム41の2枚の
板材を所定の位置に位置合わせして重合させることによ
って構成されている。
ム31と、第4図に示すリード部フレーム41の2枚の
板材を所定の位置に位置合わせして重合させることによ
って構成されている。
即ち、ベツドフレーム31は、2列に平行に延びるフレ
ーム枠32のほぼ中間に、矩形状のダイパッド33を吊
りピン34を介して保持するとともに、この吊りピン3
4を下方に屈曲させ、これによってダイパッド33のな
す平面がフレーム枠32のなす平面より下方に位置する
ようなされている。
ーム枠32のほぼ中間に、矩形状のダイパッド33を吊
りピン34を介して保持するとともに、この吊りピン3
4を下方に屈曲させ、これによってダイパッド33のな
す平面がフレーム枠32のなす平面より下方に位置する
ようなされている。
また、リード部フレーム41は、2列に平行に延びるフ
レーム枠42の内部に、上記ベツドフレーム31と重合
させた時にこのダイパッド33の周囲に沿った位置に複
数のり−ド43が位置するようタイバー44を介して該
複数のり一ド43を保持し、更にこの各リードのうちの
1つをV 電S 位(グランド電位)を供給するV 電源リードS (電源リード)43′となすとともに、この電源リード
43′に連続して横方向に延び他方のフレーム枠42ま
で達し、所定の位置にボンディングポスト45を形成し
た配線用リード46をこの電 7 源リード43′に一体に連接し、更にこの各り−ド43
の内方端部会又は銀メツキを施してメツキ部47を形成
し、更にボンディングポスト45にもメツキを施したも
のである。
レーム枠42の内部に、上記ベツドフレーム31と重合
させた時にこのダイパッド33の周囲に沿った位置に複
数のり−ド43が位置するようタイバー44を介して該
複数のり一ド43を保持し、更にこの各リードのうちの
1つをV 電S 位(グランド電位)を供給するV 電源リードS (電源リード)43′となすとともに、この電源リード
43′に連続して横方向に延び他方のフレーム枠42ま
で達し、所定の位置にボンディングポスト45を形成し
た配線用リード46をこの電 7 源リード43′に一体に連接し、更にこの各り−ド43
の内方端部会又は銀メツキを施してメツキ部47を形成
し、更にボンディングポスト45にもメツキを施したも
のである。
半導体素子51は、第5図にその平面を示すように、周
縁部に複数の電極パッド52が設けられているとともに
、この電極バッド52の内、互いに長さ方向に対向する
位置の2個の電源パッドは、■ 電位(グランド電位)
を必要とするV 電極ss
s
sパッド(電源パッド)52’ 52’となされてい
る。
縁部に複数の電極パッド52が設けられているとともに
、この電極バッド52の内、互いに長さ方向に対向する
位置の2個の電源パッドは、■ 電位(グランド電位)
を必要とするV 電極ss
s
sパッド(電源パッド)52’ 52’となされてい
る。
このように半導体素子51上に2つの電源パッド52’
、52’が互いに離れて存在する場合、従来例におい
ては、この両型源パッド52′52′と1つの電源リー
ドとを電気的に接続することができなかったのであるが
、本実施例をこれを可能としたものである。
、52’が互いに離れて存在する場合、従来例におい
ては、この両型源パッド52′52′と1つの電源リー
ドとを電気的に接続することができなかったのであるが
、本実施例をこれを可能としたものである。
即ち、第5図に示すように、上記ベツドフレーム31の
ダイパッド33の上面のほぼ中央に上記半導体素子51
をマウントペースト12を介して搭載し、しかる後、第
6図に示すように、この上に上記リード部フレーム41
をフレーム枠32゜42同志を決められた位置にて重合
させて、例えば溶接機を用いて両者を貼り合わせる。
ダイパッド33の上面のほぼ中央に上記半導体素子51
をマウントペースト12を介して搭載し、しかる後、第
6図に示すように、この上に上記リード部フレーム41
をフレーム枠32゜42同志を決められた位置にて重合
させて、例えば溶接機を用いて両者を貼り合わせる。
これによって、2枚の板体であるベツドフレーム31と
リード部フレーム41によってリードフレーム21を構
成するとともに、この内部、即ちダイパッド33の上面
に半導体素子51を搭載させ、半導体素子51の各電極
パッド52の上方の周囲に各リード43を位置させ、更
に半導体素子51の上方を配線用リード46が横切るよ
うになすことができる。
リード部フレーム41によってリードフレーム21を構
成するとともに、この内部、即ちダイパッド33の上面
に半導体素子51を搭載させ、半導体素子51の各電極
パッド52の上方の周囲に各リード43を位置させ、更
に半導体素子51の上方を配線用リード46が横切るよ
うになすことができる。
そして、この時、電源リード43′は、電源パッド52
′の周囲に位置し、更にこの電源リード43′に連接さ
れた配線用リード46は、半導体素子51の上方を他の
リード43に邪魔されることなく引き回されて、この配
線用リード46に設けられたボンディングポスト45が
電源パッド52′の近辺まで無理な(達することになる
。
′の周囲に位置し、更にこの電源リード43′に連接さ
れた配線用リード46は、半導体素子51の上方を他の
リード43に邪魔されることなく引き回されて、この配
線用リード46に設けられたボンディングポスト45が
電源パッド52′の近辺まで無理な(達することになる
。
従って、第7図に示すように、電源リード43′ と電
源パッド52′をボンディングワイヤ10で電気的に接
続することにより、電源パッド52′にV 電位を供給
することができ、又配線S 用リード46は電源リード43′と接合されているので
、配線用リード46はV 電位となっていS る為、配線用リード46のボンディングポスト45と他
の電源パッド52′とをボンディングワイヤ10で電気
的に接続することで、この他の電源パッド52′にもV
電位を供給することかでS きる。
源パッド52′をボンディングワイヤ10で電気的に接
続することにより、電源パッド52′にV 電位を供給
することができ、又配線S 用リード46は電源リード43′と接合されているので
、配線用リード46はV 電位となっていS る為、配線用リード46のボンディングポスト45と他
の電源パッド52′とをボンディングワイヤ10で電気
的に接続することで、この他の電源パッド52′にもV
電位を供給することかでS きる。
これにより、電源をとる1つの電源リード43′と、こ
の電源リード43′の近辺に存在する電源パッド52′
とを電気的に接続して半導体素子51のこの電源パッド
52′にV 電源を供S 給するとともに、他のリード43と接触してしまうこと
がないよう半導体素子51の上方に配置された配線用リ
ード46を介して、上記電源パッド52′から離れた位
置にある他の電源パッド52′と上記電源リード43′
とを電気的に接続することにより、この他の電源パッド
52′にも上記1つの電源リード43′からV 電源を
供給S することができることになる。
の電源リード43′の近辺に存在する電源パッド52′
とを電気的に接続して半導体素子51のこの電源パッド
52′にV 電源を供S 給するとともに、他のリード43と接触してしまうこと
がないよう半導体素子51の上方に配置された配線用リ
ード46を介して、上記電源パッド52′から離れた位
置にある他の電源パッド52′と上記電源リード43′
とを電気的に接続することにより、この他の電源パッド
52′にも上記1つの電源リード43′からV 電源を
供給S することができることになる。
更に、同図に示すように、他の電極パッド52とリード
43のメツキ部47とをボンディングワイヤ10で電気
的に接続する。
43のメツキ部47とをボンディングワイヤ10で電気
的に接続する。
そして、リード43.43′の外側部分を除いた全体を
モールド樹脂11で樹脂封止し、更に各リード43.4
3′及び吊りピン34をリードフレーム21のフレーム
枠32.42から切り離した後、タイバー44の除去及
びリード43.43′へ曲げ加工を施して第1図及び第
2図に示す半導体装置を構成するのである。
モールド樹脂11で樹脂封止し、更に各リード43.4
3′及び吊りピン34をリードフレーム21のフレーム
枠32.42から切り離した後、タイバー44の除去及
びリード43.43′へ曲げ加工を施して第1図及び第
2図に示す半導体装置を構成するのである。
なお、上記実施例は、1の電源リードから2つの電源パ
ッドに電源を供給するようにした例を示しているが、例
えば電源リード又は配線用リードに形成したボンディン
グポストの近辺の一方又は双方に同一の電位をとる複数
の電源パッドが存在するような場合には、この複数の電
源パッドと電源リード又は配線用リードのボンディング
ポストとを個々にボンディングワイヤ等で電気的に接続
1 2 するようにすることもできる。
ッドに電源を供給するようにした例を示しているが、例
えば電源リード又は配線用リードに形成したボンディン
グポストの近辺の一方又は双方に同一の電位をとる複数
の電源パッドが存在するような場合には、この複数の電
源パッドと電源リード又は配線用リードのボンディング
ポストとを個々にボンディングワイヤ等で電気的に接続
1 2 するようにすることもできる。
また、上記電源リードに限ることなく、例えば他の信号
を取る1つのリードに対しても、上記と同様にして、こ
の信号を複数の電源パッドに供給するようにすることが
できる。
を取る1つのリードに対しても、上記と同様にして、こ
の信号を複数の電源パッドに供給するようにすることが
できる。
更に、配線用リードは、1個に限ることなく、段差等を
設けたり所定間隔離間させたりして、互いに接触しない
ようにした2本以上のものを使用し、各配線用リードを
上記と同様に構成するようにすることもできる。
設けたり所定間隔離間させたりして、互いに接触しない
ようにした2本以上のものを使用し、各配線用リードを
上記と同様に構成するようにすることもできる。
本発明は上記のような構成であるので、半導体素子の複
数の電極に1のリードから同電位又は同信号を供給する
ことができ、これによって、半導体素子の配線の微細化
による配線抵抗の問題、即ち電源及び信号のノイズ発生
の問題に対し、半導体素子上に複数の同一電位または電
極パッドを設けるという対策を施すことが可能となるば
かりでなく、半導体素子の設計に自由度を大幅に向上さ
せることができるといった効果がある。
数の電極に1のリードから同電位又は同信号を供給する
ことができ、これによって、半導体素子の配線の微細化
による配線抵抗の問題、即ち電源及び信号のノイズ発生
の問題に対し、半導体素子上に複数の同一電位または電
極パッドを設けるという対策を施すことが可能となるば
かりでなく、半導体素子の設計に自由度を大幅に向上さ
せることができるといった効果がある。
第1図乃至第7図は本発明の一実施例を示し、第1図は
透視図、第2図は第1図のn−n’線断面図、第3図及
び第4図はリードフレームを構成するベツドフレーム及
びリード部フレームを夫々示す平面図、第5図はベツド
フレーム上に半導体素子を搭載した状態の平面図、第6
図は第5図1こ示すベツドフレーム上にリード部フレー
ムを重ね合わせた状態を示す平面図、第7図は更にワイ
ヤボンディングを施した状態を示す平面図、第8図乃至
第11図は従来例を示し、第8図はフードフレームを示
す平面図、第9図はリードフレーム上に半導体素子を搭
載した状態を示す平面図、第10図は更にワイヤボンデ
ィングを施した状態を示す平面図、第11図は第2図相
当図である。 10・・・ボンディングワイヤ、11・・・モールド樹
脂、12・・・マウントペースト、21・・・リードフ
レーム、31・・・ベツドフレーム、32・・・ベツド
フレームのフレーム枠、33・・・ダイパッド、34・
・・吊りピン、41・・・リード部フレーム、42・・
・リード部フレームのフレーム枠、43・・・リード、
43′・・・電源リード、45・・・ボンディングポス
ト、46・・・配線用リード、51・・・半導体素子、
52・・・電極パッド、52’ 、52’・・・電源パ
ッド。
透視図、第2図は第1図のn−n’線断面図、第3図及
び第4図はリードフレームを構成するベツドフレーム及
びリード部フレームを夫々示す平面図、第5図はベツド
フレーム上に半導体素子を搭載した状態の平面図、第6
図は第5図1こ示すベツドフレーム上にリード部フレー
ムを重ね合わせた状態を示す平面図、第7図は更にワイ
ヤボンディングを施した状態を示す平面図、第8図乃至
第11図は従来例を示し、第8図はフードフレームを示
す平面図、第9図はリードフレーム上に半導体素子を搭
載した状態を示す平面図、第10図は更にワイヤボンデ
ィングを施した状態を示す平面図、第11図は第2図相
当図である。 10・・・ボンディングワイヤ、11・・・モールド樹
脂、12・・・マウントペースト、21・・・リードフ
レーム、31・・・ベツドフレーム、32・・・ベツド
フレームのフレーム枠、33・・・ダイパッド、34・
・・吊りピン、41・・・リード部フレーム、42・・
・リード部フレームのフレーム枠、43・・・リード、
43′・・・電源リード、45・・・ボンディングポス
ト、46・・・配線用リード、51・・・半導体素子、
52・・・電極パッド、52’ 、52’・・・電源パ
ッド。
Claims (1)
- リードフレームのダイパッド上に半導体素子を搭載す
るとともに、上記リードフレームの各リード内方端部と
半導体素子の周縁部に備えられた各電極とを電気的接続
して半導体素子全体を樹脂で封止した樹脂封止型半導体
装置において、上記半導体素子の上方に少なくとも1本
の配線用リードを配置し、少なくとも1つのリードと半
導体素子上の2つ以上の電極とをこの配線用リードを介
して電気的に接続して半導体素子全体を樹脂で封止した
ことを特徴とする樹脂封止型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062037A JPH0760837B2 (ja) | 1990-03-13 | 1990-03-13 | 樹脂封止型半導体装置 |
| US07/667,335 US5089879A (en) | 1990-03-13 | 1991-03-11 | Resin seal type semiconductor device |
| DE69114554T DE69114554T2 (de) | 1990-03-13 | 1991-03-12 | Halbleiteranordnung des Harzverkapselungstyps. |
| EP91103751A EP0447922B1 (en) | 1990-03-13 | 1991-03-12 | Resin seal type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062037A JPH0760837B2 (ja) | 1990-03-13 | 1990-03-13 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03263334A true JPH03263334A (ja) | 1991-11-22 |
| JPH0760837B2 JPH0760837B2 (ja) | 1995-06-28 |
Family
ID=13188570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2062037A Expired - Fee Related JPH0760837B2 (ja) | 1990-03-13 | 1990-03-13 | 樹脂封止型半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5089879A (ja) |
| EP (1) | EP0447922B1 (ja) |
| JP (1) | JPH0760837B2 (ja) |
| DE (1) | DE69114554T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801451A (en) * | 1995-02-14 | 1998-09-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a plurality of input buffer circuits receiving the same control signal |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538717B2 (ja) * | 1990-04-27 | 1996-10-02 | 株式会社東芝 | 樹脂封止型半導体装置 |
| CA2047486C (en) * | 1990-07-21 | 2002-03-05 | Shigeru Katayama | Semiconductor device and method for manufacturing the same |
| JP2501953B2 (ja) * | 1991-01-18 | 1996-05-29 | 株式会社東芝 | 半導体装置 |
| JPH05144992A (ja) * | 1991-11-18 | 1993-06-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法 |
| JPH05206354A (ja) * | 1992-01-24 | 1993-08-13 | Mitsubishi Electric Corp | 半導体圧力センサおよびその製造方法 |
| JP2866572B2 (ja) * | 1994-02-07 | 1999-03-08 | 三菱電機株式会社 | 半導体製造方法 |
| EP0887850A3 (en) | 1997-06-23 | 2001-05-02 | STMicroelectronics, Inc. | Lead-frame forming for improved thermal performance |
| US20030151120A1 (en) * | 2000-06-28 | 2003-08-14 | Hundt Michael J. | Lead-frame forming for improved thermal performance |
| US20040109525A1 (en) * | 2002-12-09 | 2004-06-10 | Chieng Koc Vai Chieng Aka Michael | Automatic chip counting system (process) |
| US20090278762A1 (en) * | 2008-05-09 | 2009-11-12 | Viasat, Inc. | Antenna Modular Sub-array Super Component |
| US8120537B2 (en) * | 2008-05-09 | 2012-02-21 | Viasat, Inc. | Inclined antenna systems and methods |
| CN102515082A (zh) * | 2011-12-31 | 2012-06-27 | 天水华天科技股份有限公司 | 一种单载体mems器件封装件及其生产方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394875A (en) * | 1977-01-31 | 1978-08-19 | Nec Corp | Package for semiconductor element |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207657A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS6080230A (ja) * | 1983-10-07 | 1985-05-08 | Akita Denshi Kk | 半導体装置およびその製法 |
| US4814943A (en) * | 1986-06-04 | 1989-03-21 | Oki Electric Industry Co., Ltd. | Printed circuit devices using thermoplastic resin cover plate |
| JPS63169051A (ja) * | 1987-01-05 | 1988-07-13 | Nec Corp | 半導体装置 |
| US4796078A (en) * | 1987-06-15 | 1989-01-03 | International Business Machines Corporation | Peripheral/area wire bonding technique |
| US4985751A (en) * | 1988-09-13 | 1991-01-15 | Shin-Etsu Chemical Co., Ltd. | Resin-encapsulated semiconductor devices |
-
1990
- 1990-03-13 JP JP2062037A patent/JPH0760837B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-11 US US07/667,335 patent/US5089879A/en not_active Expired - Fee Related
- 1991-03-12 EP EP91103751A patent/EP0447922B1/en not_active Expired - Lifetime
- 1991-03-12 DE DE69114554T patent/DE69114554T2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394875A (en) * | 1977-01-31 | 1978-08-19 | Nec Corp | Package for semiconductor element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801451A (en) * | 1995-02-14 | 1998-09-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a plurality of input buffer circuits receiving the same control signal |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69114554T2 (de) | 1996-05-02 |
| DE69114554D1 (de) | 1995-12-21 |
| EP0447922B1 (en) | 1995-11-15 |
| US5089879A (en) | 1992-02-18 |
| EP0447922A1 (en) | 1991-09-25 |
| JPH0760837B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646830A (en) | Semiconductor device having an interconnecting circuit board | |
| KR100277308B1 (ko) | 반도체장치 | |
| JP2535651B2 (ja) | 半導体装置 | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| JP3154579B2 (ja) | 半導体素子搭載用のリードフレーム | |
| JPH03263334A (ja) | 樹脂封止型半導体装置 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP3851845B2 (ja) | 半導体装置 | |
| US7875968B2 (en) | Leadframe, semiconductor package and support lead for bonding with groundwires | |
| EP0563266A1 (en) | Integrated circuit die-to-leadframe interconnect assembly system | |
| JPH0774278A (ja) | セラミック・パッケージ組立部品 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| US5708295A (en) | Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same | |
| KR100281298B1 (ko) | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 | |
| JP2629853B2 (ja) | 半導体装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| KR970001890B1 (ko) | 상호연결회로기판을 갖춘 반도체장치 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JP2004031432A (ja) | 半導体装置 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP4484444B2 (ja) | 回路装置の製造方法 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH0329354A (ja) | 半導体装置 | |
| KR200154809Y1 (ko) | 표면탄성파 필터의 리드프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |