JPH077189A - ジョセフソン接合素子 - Google Patents

ジョセフソン接合素子

Info

Publication number
JPH077189A
JPH077189A JP5147310A JP14731093A JPH077189A JP H077189 A JPH077189 A JP H077189A JP 5147310 A JP5147310 A JP 5147310A JP 14731093 A JP14731093 A JP 14731093A JP H077189 A JPH077189 A JP H077189A
Authority
JP
Japan
Prior art keywords
film
josephson junction
lower electrode
niobium
junction element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5147310A
Other languages
English (en)
Inventor
Shinya Kominami
信也 小南
Koji Yamada
宏治 山田
Reeko Mita
玲英子 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5147310A priority Critical patent/JPH077189A/ja
Publication of JPH077189A publication Critical patent/JPH077189A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【構成】ジョセフソン接合素子の基板1と下部電極5の
間の、表面の粗い金属膜または窒素を含む金属膜の上
に、アルミニウムの平滑化被覆膜を設ける。 【効果】基板と下部電極の間に、表面の粗い金属膜また
は窒素を含む金属膜を有するようなジョセフソン接合素
子において、下部電極表面を平滑化し、リーク電流の少
ない電流−電圧特性を得ることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は超電導素子に係り、リー
ク電流の少ない電圧−電流特性を得るのに適したジョセ
フソン接合素子の構造に関する。
【0002】
【従来の技術】従来、ジョセフソン接合素子の構造につ
いては、アイ イー イー イー トランザクションズ
オン マグネティックス、25巻、第2号、1989
年3月、1131頁から1134頁(IEEE Transaction
s on Magnetics,Vol.25,No.2,March,1989,pp.1131
−1134)に記載のように、SiO2膜上に下部電極を形成
していた。
【0003】
【発明が解決しようとする課題】一般に、ジョセフソン
接合素子のトンネル障壁層は膜厚数nmの超薄膜であ
る。従って、リーク電流の少ない素子を作製するために
は、下部電極上にトンネル障壁層を成膜する場合に下部
電極表面が平滑であることが必要である。従来の技術で
は、ジョセフソン接合の下部電極の下地となるのはSi
2 膜である。SiO2膜の下にグランドプレーンを設けた
場合、グランドプレーンと下部電極の間に挟まれている
のはSiO2 膜のみであるため、グランドプレーンの表
面粗さはSiO2の表面に反映され、さらにSiO2の表面
粗さは下部電極膜表面に反映される。従って、グランド
プレーン表面の凹凸が激しく粗い状態であった場合、下
部電極の表面も同様に凹凸が激しく粗い状態になる。例
えば、Nb下部電極上に酸化アルミニウム膜を形成して
トンネル障壁層としさらにNb上部電極を形成してNb
/AlOx(酸化アルミニウム)/Nb接合を作製する
場合、Nb下部電極の表面が粗い状態であると酸化アル
ミニウム膜が下部電極表面を均一に覆うことができずト
ンネル障壁層が均一に形成できないため、電圧−電流特
性におけるリーク電流の原因となる。
【0004】また、モリブデン抵抗膜あるいは窒化モリ
ブデン抵抗膜上に直接Nb/AlOx/Nbジョセフソン接
合を形成する場合、モリブデン抵抗膜あるいは窒化モリ
ブデン抵抗膜の表面の凹凸が激しく粗い状態であった場
合、下部電極の表面も同様に凹凸が激しく粗い状態にな
る。従ってトンネル障壁層が均一に形成できず、リーク
電流の原因となる。
【0005】本発明の目的は、ジョセフソン接合素子、
特に基板と下部電極の間に、表面の粗い金属膜または窒
素を含む金属膜を有するような素子において、リーク電
流の少ない電圧−電流特性を得るのに適したジョセフソ
ン接合素子の構造を提供することにある。
【0006】
【課題を解決するための手段】上記目的は、基板とジョ
セフソン接合素子の下部電極の間にある、金属膜または
窒素を含む金属膜の上にアルミニウム膜を形成すること
によって達成される。
【0007】
【作用】基板とジョセフソン接合素子の下部電極の間に
ある、金属膜または窒素を含む金属膜の上にアルミニウ
ム膜を形成する。例えば、ニオブ膜、またはモリブデン
膜、または窒化モリブデン膜の上にアルミニウム膜を形
成する。
【0008】図4に、Al/Nb二層膜におけるAl表
面の中心線平均粗さの、Nb表面の中心線平均粗さに対
する依存性を示した。また、図5に、Al/Mo二層膜
におけるAl表面の中心線平均粗さの、Mo表面の中心
線平均粗さに対する依存性、図6に、Al/MoNx二
層膜におけるAl表面の中心線平均粗さの、MoNx表
面の中心線平均粗さに対する依存性を示した。
【0009】Alの膜厚は全て10nmとした。中心線
平均粗さの測定は原子間力顕微鏡によるものである。N
b、あるいはMo、あるいはMoNxの表面の中心線平
均粗さが3〜5nmである場合に、Alを10nm被覆
することにより表面の平滑性が増す。基板と下部電極の
間にあるニオブ膜、または、モリブデン膜、または窒化
モリブデン膜の表面の中心線平均粗さが3〜5nmであ
る場合、上にアルミニウム膜を10nm形成すると、ア
ルミニウム膜の表面は下のニオブ膜、またはモリブデン
膜、または窒化モリブデン膜の表面よりも平滑になる。
【0010】基板と下部電極の間にあるニオブ膜、また
はモリブデン膜、または窒化モリブデン膜の表面が平滑
になれば、下地の平滑性を反映する下部電極の表面も平
滑性を増す。下部電極表面の平滑性が増すことによって
障壁層の均一性が増し、リーク電流の少ない接合を作製
することが容易になる。
【0011】
【実施例】図1は、本発明の第一の実施例によるジョセ
フソン接合素子の一部を示す断面図である。シリコン基
板1上に、同一真空中で、圧力1.3Pa のアルゴンガ
スを用いた直流マグネトロンスパッタ法によってニオブ
を300nm、アルミニウムを10nm連続堆積する。
アルゴンガスを用いたイオンミリング法によって加工し
て、グランドプレーン2及び平滑化被覆膜3とする。圧
力1.3Pa のアルゴンガスを用いた高周波マグネトロ
ンスパッタ法によってSiO2 を300nm堆積した
後、CHF3 ガスを用いた反応性イオンエッチング法に
よって加工して、第一層間絶縁膜4とする。
【0012】次に、下層ニオブ膜(膜厚200nm),
酸化アルミニウム膜(膜厚1nm),上層ニオブ膜(膜
厚100nm)の順に真空を破ることなく連続して堆積
して三層膜を形成する。下層ニオブ膜及び上層ニオブ膜
は、圧力1.3Pa のアルゴンガスを用いた直流マグネ
トロンスパッタ法によって成膜する。酸化アルミニウム
膜は、圧力1.3Pa のアルゴンガスを用いた直流マグ
ネトロンスパッタ法によってアルミニウムを堆積した
後、圧力9.3Pa の酸素で10分間酸化して作製す
る。三層膜上に下部電極加工用のレジストパターンを形
成する。アルゴンガスを用いたイオンミリング法及びC
4 ガスを用いた反応性イオンエッチング法によって、
上層ニオブ膜,酸化アルミニウム膜,下層ニオブ膜の順
に加工を行い、下部電極5及びトンネル障壁層6を形成
する。上層ニオブ膜上に上部電極規定用のレジストパタ
ーンを形成し、CF4 ガスを用いた反応性イオンエッチ
ング法によって上層ニオブ膜を加工して上部電極7を形
成する。
【0013】次に、圧力1.3Pa のアルゴンガスを用
いた高周波マグネトロンスパッタ法によってSiO2
400nm堆積した後、CHF3ガスを用いた反応性イ
オンエッチング法によって加工して、第二層間絶縁膜8
とする。
【0014】最後に、圧力1.3Pa のアルゴンガスを
用いた直流マグネトロンスパッタ法によってニオブを5
00nm堆積した後、CF4 ガスを用いた反応性イオン
エッチング法によって加工して、超電導配線9とする。
【0015】以上の工程によって本発明の第一の実施例
であるジョセフソン接合素子を実現することができる。
本実施例の素子におけるグランドプレーン2及び平滑化
被覆膜3の表面の中心線平均粗さは、それぞれ約3.0
nm及び約2.2nmであり、グランドプレーン2の表
面は平滑化被覆膜3によって平滑化される。
【0016】ジョセフソン接合素子は、4.2K の液体
ヘリウム中で、図7に示したようにリーク電流の少ない
典型的なトンネル型ジョセフソン接合素子の電圧−電流
特性を示し、ギャップ電圧以上の電圧における抵抗値
(Rnn)に対するギャップ以下の電圧における抵抗値
(Rj)の割合、Rj/Rnn値は12〜14が得られる。
この実施例に対して、図1における平滑化被覆膜3を用
いない素子のRj /Rnn値は6〜8であり、リーク電流
の多い特性を示す。
【0017】図2は、本発明の第二の実施例によるジョ
セフソン接合素子の一部を示す断面図である。シリコン
基板101上に、同一真空中で、圧力1.3Pa のアル
ゴンガスを用いた直流マグネトロンスパッタ法によって
ニオブを300nm、アルミニウムを10nm連続堆積
する。堆積したニオブ膜及びアルミニウム膜をアルゴン
ガスを用いたイオンミリング法によって加工して、グラ
ンドプレーン102及び平滑化被覆膜103とする。圧
力1.3Pa のアルゴンガスを用いた高周波マグネトロ
ンスパッタ法によってSiO2を300nm堆積した
後、CHF3とO2の混合ガスを用いた反応性イオンエッ
チング法によって加工して、第一層間絶縁膜104とす
る。
【0018】次に、平滑化被覆膜103の表面をアルゴ
ンガスのプラズマでスパッタクリーニングした後、下層
ニオブ膜(膜厚200nm),酸化アルミニウム膜(膜
厚1nm)、上層ニオブ膜(膜厚100nm)の順に真
空を破ることなく連続して堆積して三層膜を形成する。
下層ニオブ膜及び上層ニオブ膜は、圧力1.3Pa のア
ルゴンガスを用いた直流マグネトロンスパッタ法によっ
て成膜する。酸化アルミニウム膜は、圧力1.3Pa の
アルゴンガスを用いた直流マグネトロンスパッタ法によ
ってアルミニウムを堆積した後、圧力9.3Pa の酸素
で10分間酸化して作製する。三層膜上に下部電極加工
用のレジストパターンを形成する。CF4ガスを用いた反
応性イオンエッチング法及びアルゴンガスを用いたイオ
ンミリング法によって、上層ニオブ膜,酸化アルミニウ
ム膜,下層ニオブ膜の順に加工を行い、下部電極105
及びトンネル障壁層106を形成する。上層ニオブ膜上
に上部電極規定用のレジストパターンを形成し、CF4
ガスを用いた反応性イオンエッチング法によって上層ニ
オブ膜を加工して上部電極107を形成する。
【0019】次に、圧力1.3Pa のアルゴンガスを用
いた高周波マグネトロンスパッタ法によってSiO2
400nm堆積した後、CHF3ガスを用いた反応性イ
オンエッチング法によって加工して、第二層間絶縁膜1
08とする。
【0020】最後に、圧力1.3Pa のアルゴンガスを
用いた直流マグネトロンスパッタ法によってニオブを5
00nm堆積した後、CF4 ガスを用いた反応性イオン
エッチング法によって加工して、超電導配線109とす
る。この工程によって本発明の第二の実施例であるジョ
セフソン接合素子を実現することができる。本実施例の
素子におけるグランドプレーン102及び平滑化被覆膜
103の表面の中心線平均粗さは、それぞれ約3.0n
m及び約2.2nmであり、グランドプレーン102の
表面は平滑化被覆膜103によって平滑化される。
【0021】ジョセフソン接合素子は、4.2K の液体
ヘリウム中で、図7に示したのと同様の、リーク電流の
少ない典型的なトンネル型ジョセフソン接合素子の電圧
−電流特性を示す。Rj/Rnn 値は12〜16が得られ
る。上記の実施例に対して、図2における平滑化被覆膜
103を用いない素子のRj/Rnn 値は5〜6であり、
リーク電流の多い特性を示す。
【0022】図3は、本発明の第三の実施例によるジョ
セフソン接合素子の一部を示す断面図である。シリコン
基板201上に、圧力1.3Pa のアルゴンガスを用い
た直流マグネトロンスパッタ法によってニオブを300
nm堆積した後、CF4 ガスを用いた反応性イオンエッ
チング法によって加工して、グランドプレーン202と
する。圧力1.3Pa のアルゴンガスを用いた高周波マ
グネトロンスパッタ法によってSiO2を300nm堆
積した後、CHF3ガスを用いた反応性イオンエッチン
グ法によって加工して、第一層間絶縁膜203とする。
【0023】次に、窒化モリブデン膜を100nm堆積
する。窒化モリブデン膜は、窒素2%のアルゴン+窒素
混合ガスを圧力1.3Pa で用いて、直流マグネトロン
スパッタ法によって成膜する。窒化モリブデン膜をCF
4+O2混合ガスを用いた反応性イオンエッチング法によ
って加工して抵抗204とする。圧力1.3Pa のアル
ゴンガスを用いた高周波マグネトロンスパッタ法によっ
てSiO2 を350nm堆積した後、CHF3 ガスを用
いた反応性イオンエッチング法によって加工して、第二
層間絶縁膜205とした。
【0024】次に、抵抗204の表面をアルゴンガスの
プラズマでスパッタクリーニングした後、アルミニウム
膜(膜厚10nm),下層ニオブ膜(膜厚200n
m),酸化アルミニウム膜(膜厚1nm),上層ニオブ
膜(膜厚100nm)の順に真空を破ることなく連続し
て堆積して四層膜を形成する。アルミニウム膜,下層ニ
オブ膜、及び上層ニオブ膜は、圧力1.3Pa のアルゴ
ンガスを用いた直流マグネトロンスパッタ法によって成
膜する。酸化アルミニウム膜は、圧力1.3Pa のアル
ゴンガスを用いた直流マグネトロンスパッタ法によって
アルミニウムを堆積した後、圧力9.3Pa の酸素で1
0分間酸化して作製する。四層膜上に下部電極加工用の
レジストパターンを形成する。CF4 ガスを用いた反応
性イオンエッチング法及びアルゴンガスを用いたイオン
ミリング法によって、上層ニオブ膜,酸化アルミニウム
膜,下層ニオブ膜,アルミニウム膜の順に加工を行い、
平滑化被覆膜206,下部電極207、及びトンネル障
壁層208を形成する。上層ニオブ膜上に上部電極規定
用のレジストパターンを形成し、CF4 ガスを用いた反
応性イオンエッチング法によって上層ニオブ膜を加工し
て上部電極209を形成する。
【0025】次に、圧力1.3Pa のアルゴンガスを用
いた高周波マグネトロンスパッタ法によってSiO2
400nm堆積した後、CHF3ガスを用いた反応性イ
オンエッチング法によって加工して、第三層間絶縁膜2
10とする。
【0026】最後に、圧力1.3Pa のアルゴンガスを
用いた直流マグネトロンスパッタ法によってニオブを5
00nm堆積した後、CF4 ガスを用いた反応性イオン
エッチング法によって加工して、超電導配線211とす
る。以上の工程によって本発明の第三の実施例であるジ
ョセフソン接合素子を実現することができる。本実施例
の素子における抵抗204及び平滑化被覆膜206の表
面の中心線平均粗さは、それぞれ約4.0nm及び約3.
0nmであり、グランドプレーン204の表面は平滑化
被覆膜206によって平滑化される。
【0027】ジョセフソン接合素子は、4.2K の液体
ヘリウム中で、図7に示したのと同様の、リーク電流の
少ない典型的なトンネル型ジョセフソン接合素子の電圧
−電流特性を示す。Rj/Rnn の値は11〜16が得ら
れる。上記の実施例に対して、図3における平滑化被覆
膜206を用いなかった素子のRj/Rnn 値は5〜9で
あり、リーク電流の多い特性を示した。
【0028】
【発明の効果】本発明によれば、基板と下部電極の間に
表面の粗い金属膜または窒素を含む金属膜を有するジョ
セフソン接合素子において、リーク電流の少ない電流−
電圧特性を得ることができる。従って、超電導集積回路
を構成する素子としてジョセフソン接合素子を利用する
ことが容易になる。
【図面の簡単な説明】
【図1】本発明の第一の実施例によるジョセフソン接合
素子の一部を示す断面図。
【図2】本発明の第二の実施例によるジョセフソン接合
素子の一部を示す断面図。
【図3】本発明の第三の実施例によるジョセフソン接合
素子の一部を示す断面図。
【図4】Al/Nb二層膜におけるAl表面の中心線平
均粗さの、Nb表面の中心線平均粗さに対する依存性を
示す説明図。
【図5】Al/Mo二層膜におけるAl表面の中心線平
均粗さの、Mo表面の中心線平均粗さに対する依存性を
示す説明図。
【図6】Al/MoNx二層膜におけるAl表面の中心
線平均粗さの、MoNx表面の中心線平均粗さに対する
依存性を示す説明図。
【図7】本発明の第一の実施例によるジョセフソン接合
素子の温度4.2K における電圧−電流特性を示す説明
図。
【符号の説明】
1…シリコン基板、2…グランドプレーン、3…平滑化
被覆膜、4…第一層間絶縁膜、5…下部電極、6…トン
ネル障壁層、7…上部電極、8…第二層間絶縁膜、9…
超電導配線。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板と、前記基板よりも上層に形成されか
    つ超電導体で成る下部電極と、前記下部電極上に形成さ
    れたトンネル障壁層と、前記トンネル障壁層上に延長し
    ており前記超電導体で成る上部電極とを有するジョセフ
    ソン接合素子において、前記基板と前記下部電極の間に
    挟まれた積層膜は、下層が金属膜または窒素を含む金属
    膜で成り、上層がアルミニウム膜から成る二層膜を含む
    ことを特徴とするジョセフソン接合素子。
  2. 【請求項2】請求項1において、前記金属膜または窒素
    を含む金属膜は、ニオブ膜,ジルコニウム膜,モリブデ
    ン膜、及び窒化モリブデン膜から選ばれた薄膜であるジ
    ョセフソン接合素子。
  3. 【請求項3】請求項1または2において、前記アルミニ
    ウム膜と前記下部電極の間に酸化シリコン膜を有するジ
    ョセフソン接合素子。
  4. 【請求項4】請求項1または2において、前記アルミニ
    ウム膜は、前記下部電極に直接接触しているジョセフソ
    ン接合素子。
JP5147310A 1993-06-18 1993-06-18 ジョセフソン接合素子 Pending JPH077189A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5147310A JPH077189A (ja) 1993-06-18 1993-06-18 ジョセフソン接合素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5147310A JPH077189A (ja) 1993-06-18 1993-06-18 ジョセフソン接合素子

Publications (1)

Publication Number Publication Date
JPH077189A true JPH077189A (ja) 1995-01-10

Family

ID=15427307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5147310A Pending JPH077189A (ja) 1993-06-18 1993-06-18 ジョセフソン接合素子

Country Status (1)

Country Link
JP (1) JPH077189A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148890A (zh) * 2022-05-17 2022-10-04 南京大学 一种基于金属掩膜的铌铝约瑟夫森结的制备方法
CN120731003A (zh) * 2025-06-27 2025-09-30 北京集成电路装备创新中心有限公司 一种铌基约瑟夫森结刻蚀方法及半导体工艺设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148890A (zh) * 2022-05-17 2022-10-04 南京大学 一种基于金属掩膜的铌铝约瑟夫森结的制备方法
CN120731003A (zh) * 2025-06-27 2025-09-30 北京集成电路装备创新中心有限公司 一种铌基约瑟夫森结刻蚀方法及半导体工艺设备

Similar Documents

Publication Publication Date Title
US6110392A (en) Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness
US5401530A (en) Process for fabricating a Josephson device
JPH07114236B2 (ja) 配線構造の製造方法
JPS59138390A (ja) 超電導スイツチング装置
JPH077189A (ja) ジョセフソン接合素子
JPH0766462A (ja) 超伝導回路
JP3003651B2 (ja) ジョセフソン接合素子
JP2646440B2 (ja) ジョセフソン接合素子の製造方法
JP2535539B2 (ja) ジョセフソン回路の製造方法
JPS61181178A (ja) ジヨセフソン接合素子とその製造方法
JPH03263884A (ja) ジョセフソン集積回路の製造方法
JPS6224677A (ja) 超伝導回路用接地面の形成方法
JPH0322710B2 (ja)
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JPS5994481A (ja) ジヨゼフソン接合装置
JPH053754B2 (ja)
JPS6256676B2 (ja)
JPH05198851A (ja) ジョセフソン集積回路用抵抗体とその製造方法
JPH0634417B2 (ja) ジヨセフソン接合素子の製造方法
JPS6396973A (ja) ジヨセフソン接合素子の製造方法
JPH0766460A (ja) 超伝導回路
JPS62183576A (ja) ジヨセフソン素子の製造方法
JPS61166083A (ja) ジヨセフソン集積回路の製造方法
JP2003198007A (ja) トンネル接合の作製方法及びトンネル接合素子