JPH03265324A - バイト幅弾性バッファ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮批公１ 本発明は、データ伝送ネットワークに関するものであっ
て、更に詳細には、ステーションの局所的送信クロック
と、入力するデータストリームから回復したデータサン
プリングクロックとの間の周波数差を補償するためにネ
ットワークにおいて一時的な文字の格納を与える弾性バ
ッファ（ｅｌａｓｔｉｃｉｔｙ　　ｂｕｆｆｅｒ）に関
する６のである。

嵌」りえ術 通信ネットワークにおけるステーション間の通信は、隣
接フレームを明示的又は暗示的なスタート（開始）−ス
トップ（停止）コードパターンによって分離した状態で
、情報文字のシリーズ乃至はｒフレーム」を伝送するこ
とによって行われる。独特なスタート（開始）パターン
（「開始区切り部」）及び独特のストップ（停止）パタ
ーン（「終了区切り部」）を使用することにより、受信
ステーションは、各フレームの正確な開始部及び正確な
終了部を識別することが可能である。

ネットワーク内の一つのステーションからの別のステー
ションへ情報フレームが送信される場合、受信ステーシ
ョンのデータサンプリングタイミングは、信Ｍ性のある
情報フレーム伝搬を達成するために、送信ステーション
の送信タイミングと同一であるか又は非常に近接したも
のでなければならない、送信ステーションと受信ステー
ションとの間にタイミングの差が存在すると、受信ステ
ーションにおけるデータサンプリングはドリフトし、情
報フレームの限界部において究極的にデータサンプリン
グエラーを発生し、従ってシステムの機能障害を発生す
る。

幾つかのローカルエリアネットワークにおいて、及び殆
ど全ての「非同期」伝送リンクにおいて、各ステーショ
ンは、入力するデータ信号から回復される「受信」クロ
ックに基づいて、上流側の送信ステーションから受取っ
た入力データをサンプルする。受信ステーションは、回
復したデータを再送するために独立した「局所的（ロー
カル）」クロックに依存する。ネットワーク同期は１回
復したデータサンプリングクロックと局所的送信クロッ
クとの間の位相及び周波数の差異を補償するために、回
復したデータに対して一時的な格納部を与えるために各
ステーションにおいて弾性バッファを使用することによ
って維持することが可能である。

特定のタイプのデータ伝送ネットワークは、ファイバ分
散型データインターフェース（ＦＤＤＩ）プロトコルに
よって定義されている。このＦＤＤＩプロトコルは、オ
プチカルファイバ伝送媒体を使用する１００Ｍビット／
秒のトークンリングネットワークへ適用されるデータ伝
送用の米国国家基準（ＡＮＳ）である、このＦＤＤＩプ
ロトコルは、コンピュータ間及びコンピュータとそれら
の関連する大量記憶サブシステム及びその他の周辺機器
との間における高性能相互接続として意図されている６
のである。

情報は、各々の記号が４個のデータビットを表わす５ビ
ツトデ一タ文字乃至は「記号」のシーケンスを構成する
フレームの形態でＦＤＤ　Ｉリング上を伝送される。ネ
ットワーク上のステーション間で情報フレームを送信す
るための権利を示す６のとしてトークンが使用される。

３２個の要素からなるＦＤＤＩ標準記号記号中で、１６
個のものはデータ記号（各々が通常の２進データの４ビ
ツトを表わしている）及び８個の６のは制御記号である
。これら８個の制御記号は、Ｊ（開始区切り部バイトＪ
Ｋの第一記号）。

Ｋ（開始区切り部バイトＪＫの第二記号）、Ｉ（ＩＤＬ
Ｅ、即ちアイドル）、Ｈ（ＨＡＬＴ、即ち停止）、Ｑ（
ＱＵＩＥＴ、即ち静止）、Ｔ（終了区切り部）、Ｓ（セ
ット）、Ｒ（リセット）を有している。

Ｆ　Ｄ　Ｄ　Ｉ　Ｌ４準記号組の残りの８個の記号は使
用されない。なぜならば、それらは、該プロトコルのコ
ードラン長又はＤＣバランス条件に違反するからである
。

制御記号パターンの連続的なストリームがライン状態を
定義する。ＦＤＤＩプロトコルは７つのライン状態を定
義している。

（１）アイドルライン状態（ＩＬＳ）：アイドル記号の
連続的なストリーム （２）静止ライン状態（ＱＬＳ）：静上記号の連続的な
ストリーム （３）停止ライン状態（ＨＬＳ）：停止記号の連続的な
ストリーム （４）マスクライン状態（ＭＬＳ）：停止及び静上記号
の交代する連続的なストリーム （５）開始区切り記号対ＪＫの受領、ＡＬＳを示す。

（６）ノイズライン状態（ＭＬＳ） （７）ライン状態未知（ＬＳＬＩ） 第１図は、ＦＤＤ　Ｉフレーム及びトークンフォーマッ
トにおいて使用されるフィールドを示している。プリア
ンプルフィールド（ＰＡ）は、アイドルライン状態記号
のシーケンスから構成されており、全ての送信に先行す
る。このアイドル記号は、受信クロック同期に対して使
用される最大周波数信号を与える。開始区切りフィール
ド（ＳＤ）は、記号境界とは独立的に個別的に認識可能
な二つの記号開始区切り対から構成されている。

上述した如く、開始区切りバイトは、それに続く情報に
対する境界を確立する。フレーム制御フィールド（ＦＣ
）は、フレームのタイプ及びその特性を定義し、それは
、同期送信と非同期送信とを区別し、アドレスの長さを
特定し、且つフレームのタイプを識別する。フレーム制
御フィールドは、個別的にトークンを区別する。トーク
ンの終了区切りフィールド（ＥＤ）は、２つの終了区切
り記号から構成されており、且つトークンを完成する。

宛先アドレス（ＤＡ）及び発信元アドレス（ＳＡ）フィ
ールドは、送信フレームの宛先アドレス及び発信元アド
レスを有している。宛先アドレスフィールド及び発信元
アドレスフィールドは、両方と６、フレーム制御フィー
ルドによって決定される如く、２バイトの長さか又は６
バイトの長さの何れかである。宛先アドレスは、個別的
なアドレスであるか又はグループアドレスであるかの何
れかとすることが可能である。フレームチエツクシーケ
ンスフィールド（ＦＣ３）は、４バイトの長さであり、
ＡＮＳＹ標準多項式を使用する循環冗長チエツクを有し
ている。フレームチエツクシーケンスのチエツクによっ
てカバーされる全てのフィールドに対する場合における
如く、情報フィールドは、データ記号のみから構成され
る装置フレームの終了区切り部は、−個の終了区切り記
号（Ｔ）であり、それに続くものは、フレームステータ
スフィールド（ＦＳ）であり、該フィールドは、アドレ
スされたステーションがそのアドレスを認識したか否か
、そのフレームがコピーされたか否か、文例れかのステ
ーションがフレームにおいてエラーを検知したか否かを
表わす３個の制御インジケータ記号から構成されている
。「Ｔ」とそれに続く３個の制御インジケータは、非ト
ークンフレームに対してＦＤＤＩプロトコルによって必
要とされる最小のフレームシーケンス端部（Ｅ−Ｆ　Ｓ
　）を表わしている。このプロトコルは、ＥＦＳにおい
て付加的な対の制御記号を設けること、又は付加的な奇
数個の制御記号とそれに続く一個の最後のｒＴＪ記号と
することを可能とする。全ての適合性のある実現化は、
切捨てることなしに、これらの拡張した終了区切り部を
処理することが可能でなければならない、終了区切り部
ｒＴ」及び２つの制御記号「Ｒ」及びｒｓＪは、独特に
エンコードされ、且つ通常のデータ又はアイドル記号の
何れかから区別することが可能である。

第２図は、ＦＤＤ　Ｉプロトコルにかなったステーショ
ン内に設けられる構成要素を示している。そこに示した
構成要素は、リングの１要素として適切な動作を確保す
るためにステーションの全体的な動作を制御するために
ネットワーク上の各ステーション内に存在するネットワ
ーク管理の一部であるステーション管理機能（ＳＭＴ）
を有している。物理的レイヤ媒体依存性（ＰＭＤ）機能
は、リング上の隣接するステーション間のオプチカルフ
ァイバリンクを与えている。物理的機能（ＰＨＹ）は、
エンコーディング、デコーディング、クロッキング及び
同期機能を与えている。媒体アクセス制御機能（ＭＡＣ
）は、伝送媒体へのアクセス、他のステーションのＭＡ
Ｃへのフレームへの送信及びそれからのフレームの受取
りを制御する。

ＰＨＹは、同時的に情報を受信し且つ送信する。Ｐ）Ｉ
Ｙの送信論理は、ＭＡＣからの記号を受付け、これらの
記号を５ビツトコードグループへ変換し、且つそのエン
コードした直列ストリームを媒体上に送信する。ＰＨＹ
の受信論理は、伝送媒体からエンコードされた直列スト
リームを受信し、開始区切り記号対の認識に基づいて記
号境界を確立し、且つデコードした記号をそれと関連す
るＭＡＣへ送信する。

ＦＤＤＩプロトコルに関するその他の情報は、Ｆｌｏｙ
ｄ　　Ｅ、　　Ｒｏｓｓ著ｒＦＤＤＩ−外観（ＦＤＤＩ
−ａｎ　　Ｏｖｅｒｖｉｅｗ）Ｊ、ダイジェスト・オプ
・ペーパーズ、コンピュータ・ソサエティ国際会議、Ｃ
ｏｍｐｃｏｎ　　’８７、ｐｐ、４３４−４４４の文献
に記載されている。

上述した如く、リングネットワーク上で送信される信号
におけるジッタの蓄積を減少させるために、ＦＤＤＩリ
ング上の各ステーションは、それ自身の局所的クロック
で送信をしなければならない（「シックＪは、デジタル
信号の遷移エツジの理想的な位置からの短期間の変動と
して定義され）、ＦＤＤＩプロトコルによれば、この局
所的クロックは、１２５Ｍビット／秒の送信速度におい
てネットワーク内の他のステーションの送信クロック周
波数から±５０ＰＰＭの最大周波数変動を有することが
許されているに過ぎない、送信データは４　Ｂ１５　Ｂ
方法、即ち４ビツトのデータがエンコードされて５ビッ
ト記号が形成される方法に従ってエンコードされている
ので、１２５Ｍビット／秒のＦＤＤＩ送ｆ８速度は、１
００Ｍビット／秒のデータレートへ変換される。

ＦＤＤＩネットワーク上のステーション間の最大の許容
可能な±５０ＰＰＭ周波数変動を吸収するために、ＦＤ
ＤＩプロトコルは、少なくとも±４．５ビツトの弾性を
与える弾性バッファを各ステーション内に設けることを
必要とする６回復された受信クロックは１弾性バッファ
内にデータを書込み、且つ局所的送信クロックが、リン
グ上で再送するために、書込まれたのと同一の順番で弾
性バッファからデータを読取る。

従来の弾性バッファの構成は比較的簡単である、基本的
に、弾性バッファは、循環バッファキュー（ｃｙｃｌｉ
ｃ　　ｂｕｆｆｅｒ　　ｑｕｅｕｅ）であり、即ち、そ
れは、一連のシーケンシャルにアクセスされる格納レジ
スタであり、特定の動作、即ち書込み又は読取りのため
のアクセスは、その動作のためにシリーズ内の最後のレ
ジスタがアクセスされた後に、シリーズ内の最初のレジ
スタへ帰還、即ち「ラップアラウンド」する。

書込みポインタ論理は、典型的にインクリメント用カウ
ンクであり、それは書込み動作のために現在アクセスさ
れている格納レジスタのアドレスを保持する。同様に、
読取りポインタ論理は、読取り動作のために現在アクセ
スされている格納レジスタのアドレスを保持する。

弾性バッファの書込みポインタは、開始区切り部を識別
すると、弾性バッファの格納レジスタ内へ受信記号の書
込みを開始し、且つ終了区切り部を書込んだ後に、記号
の書込みを停止する。同様に、弾性バッファの読取りポ
インタは、読取り開始記号を受信すると、格納レジスタ
からの記号の読取りを開始し、且つ終了区切り部を読取
った後に、記号の読取りを停止する。

従来の循環キュー弾性バッファ構成における主要な限定
事項は、シーケンシャルなデータフレーム間に少なくと
も一個の制御記号文字又はより多くのあるパターンの時
間ギャップが存在することを必要とするという点である
。即ち、従来の弾性バッファは正確に機能するためには
少なくと６−個のアイドル記号対が出現することに依存
しているので従来の弾性バッファは、分離部が存在しな
い連続する情報フレームを取扱うことができない、また
、２番目及びその後の連続するデータフレームに対して
所定の開始区域が存在しないので、書込み及び読取りポ
インタ論理の両方ともが、それらの前の位置を「記憶」
せねばならない。更に、従来の弾性バッファは、開始区
切り部も終了区切り部ら有することのないライン状態文
字の連続的なストリームと共に作用することができない
、更に、従来の弾性バッファは、非決定的アドレス手法
、即ち、開始区切り記号対ＪＫは循環バッファ内の任意
の箇所に書込むことが可能であるということのために、
容易にテストすることができず、従って、特定の格納レ
ジスタ内において容易に予測することが不可能である。

従来の弾性バッファ構成の限定条件に対処する弾性ノメ
ッファアーキテクチャは、発明者Ｇａｂｒｉｅｌ　　Ｌ
ｉ及びＪａｍｅｓ　　Ｒ，Ｈａｍｓｔｒａ等による「記
号幅弾性バッファ（ＳＹＭＢＯＬ−ＷＩＤＥ　　ＥＬＡ
ＳＴＩＣＩＴＹ　　ＢＵＦＦＥＲ）Ｊという名称の１９
８９年４月１４日に出願し本願出願人に譲渡されている
米国特許出願筒３３８．５８７号に開示されている。

上述した特許出願に開示されている弾性バッファの基本
的な格納コアは、２つの別個のセクションに分割されて
おり、即ち５ＴＡＲＴ　（開始）セクション及びＣ０Ｎ
Ｔｌ　ＮＵＡＴＩＯＮ（継続）セクションに分割されて
いる１弾性バッファの書込みポインタは、読取りポイン
タが、開始セクション内に設けられている複数個のシー
ケンシャルなレジスタの内の第一のレジスタへ指向され
るまで、従来の循環キューを構成する継続セクションヘ
エンタ、即ち入ることはない、従って、読取りポインタ
は、継続セクションにエンタする前に、開始セクション
のレジスタの各々をシーケンシャルに読取らねばならな
い、書込みポインタ又は読取りポインタが開始セクショ
ンから出ると、それは、開始区切り部信号を受領した時
にのみ再度エンクすることが可能であるに渦ぎない、書
込みポインタ又は読取りポインタが複数個のレジスタの
継続セクション内の最後のレジスタに到達すると、それ
は、Ｒフラッグがセットされていない限り、継続セクシ
ョン内の第一レジスタへ自動的に帰還する。この場合に
、弾性バッファは「ストール」し、即ち、それは、「開
始」又は「継続Ｊ信号を受信する迄、継続セクション内
の最後のレジスタを繰返し読取る。

従って、上述した特許出願の構成においては。

従来の弾性バッファと比較して多数の利点を与えている
。第一に、開始セクションの長さは、読取りポインタと
書込みポインタとの最大分離を決定する、第二に、分離
がない連続する情報フレームを取扱うために、開始セク
ションへ一個多くのバッファが付加されており、且つ書
込みポインタは、このレジスタに書込みを行って一個の
記号時間の後読取りポインタへ開始信号を発行する。第
三に書込みポインタは新たなフレームを開始する場合に
、読取りポインタの位置を知る必要がないので、書込み
ポインタ制御論理は著しく簡単化される。

上述した特許出願の弾性バッファは従来の弾性バッファ
構成と比較して利点を提供するものであるが、幾つかの
実際的な適用を取扱うことが不可能なものである０例え
ば、それは、トークンの破壊を防止するものではなく、
又短い連続するフレームを受付けるものでもない、それ
は、起こり得るアルファ粒子衝撃に対しカウンタをリセ
ットするために、エキストラな論理を具備する長い書込
みポインタチェーン及び長い読取ポインタチェーンを必
要とする。書込みポインタ及び読取りポインタの両方は
停止する場合があるので、エキストラな停止用論理が必
要とされる。それは、更に、オーバーフロ／アンダーフ
ロの検知を与える６ので６ない。

桂−迫 本発明は１以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、ネットワークにおけ
るステーションの局所的送信クロックと入力するデータ
ストリームから回復したデータサンプリングクロックと
の間の周波数差を補償するためにネットワークステーシ
ョン内に一時的な文字の格納を与えることが可能な弾性
バッファを提供することを目的とする。

量−域 本発明に基づく弾性バッファは、メモリコアと、書込み
ポインタ及び読取りポインタ論理と、関連する制御論理
と、エラー検知機構とを有している。該メモリコアは、
シーケンシャルに配設したマルチ文字開始区域とシーケ
ンシャルに配設したマルチ文字継続区域とを有している
０通常の動作期間中、読取りポインタは、継続区域内に
おいて循環的に書込みポインタに追従する。開始区切り
部を検知するか又は−船釣に繰返し可能なライン状態の
４番目のバイト毎に、弾性バッファは再中心位置決めを
行う、開始区切り部を検知した場合には、書込みポイン
タは、それが現在アドレスしている継続区域格納要素へ
「スタッフバイト（ｓｔｕｆｆ　　ｂｙｔｅ）Ｊを書込
み、次いで開始区域内の２番目のシーケンシャル格納要
素へポイントする。開始区域内の第一格納要素は、開始
区切り部に対応するハードワイヤードパターンを有して
いる０次いで、読取りポインタが読取り開始信号を受信
すると、それは、その現在のアドレスを離れて、開始区
域内の第一格納要素から読取りを行う、即ち、ハードワ
イヤード開始区切り部の読取りを行う、即ち、本弾性バ
ッファが中心位置決めを行うことが可能な２つの動作モ
ードが存在している。フレーム（ＦＲＡＭＥ）モードに
おいては、開始区切り部を受領すると、再中心位置決め
が行われる。継続（ＣＯＮＴＩＮＵＥ）モードにおいて
は、殆どのライン状態において固定した割合で、再中心
位置決めを行うことが可能である。

フリップフロップチェーン５ＹＮＣＨＲＯ５は、受信デ
ータの非同期サンプリングによって発生される準安定問
題を減少するために使用される。別の５ＹＮＣＨＲＯチ
エーンは、フレームモード及び継続モードに対して与え
られる。バイト幅実施化と共に、別々のフレームモード
及び継続モード同期経路、一方に片寄ったオーバーフロ
及びアンダーフロ保護帯域、及び格納要素アドレス前進
のクロック動作等の全ては、−緒に動作して、クロック
のスキュー、即ち歪みを吸収するのに充分以上の余裕を
与える一方、ステーションの受信器によって導入される
ノード遅れを著しく減少し、その際に必要な場合に、よ
り廉価なりロックを使用することを可能としている。

書込みポインタ論理及び読取りポインタ論理の両方のコ
アとして作用する簡単な２ビツトジヨンソンカウンタは
自己補正型である。従って、アルファ粒子衝撃又はその
他のランダムなポインタ論理エラーを補正するために論
理をリセットする必要はない。

単位遅延（ｄｅ　ｌ　ａｙ−ｏｎｅ）機構が、フレーム
モード５ＹＮＣＨＲＯ内に組込まれており、従って、読
取りポインタが書込みポインタのかなり後方にある間に
局所的クロックによる読取り開始信号の早目のサンプル
が、前のフレームが充分なフレーム間ギャップだけ次の
開始区切り部から分離されていない場合に、前のフレー
ムの最後の文字を落とすことはない、この単位チェーン
機構は、又、並列受信器の同期型カスケード動作をサポ
ートしており、処理能力を向上させ、又故障許容性能を
与えている。単位遅延機構は、読取り開始信号のアサー
ション、即ち活性化の後に、繰返し可能の文字を現在の
又は次続のクロックサイクル以内で読取る場合に、単位
遅延機構をオーバーライドするために、ルックアヘッド
ルックカレント（ｌ　ｏｏｋ−ａｈｅａｄ−１ｏｏｋ−
ｃｕｒｒｅｎｔ、即ち先を読み現在を見る）検知器に依
存している。従って、ルックアヘッドルックカレント検
知器の助けを得て、単位遅延機構は、書込みポインタと
読取りポインタとの間に過剰な初期的分離を発生するよ
うな読取り開始信号の遅めのサンプリングに加えて遅延
を与えることはない。

遅延−ＧＯ（進行）機構が、継続モード５ＹＮＣＨＲＯ
チエーン内に組込まれており、クロックドリフトが極小
である場合に、局所的バイトクロックが５ＹＮＣＨＲＯ
フリツプフロツプの準安定ウィンド内にトラップされる
場合に、ライン状態文字が不規則的に脱落することを防
止する。しかしながら、フレームモード５ＹＮＳＨＲＯ
に対する単位遅延機構の場合における如く、遅延−Ｇ。

機構は、読取りポインタアドレスを参照して、不必要な
再中心位置決めを防止し、その際に書込みポインタと読
取りポインタとの間に過剰な初期的分離を発生すること
を防止する。

髪豊舅 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

第３図は、物理的レイヤ制御器（Ｐｌａｙｅｒ）１０の
ブロック図を示しており、ＰｌａｙｅｒｌＯは、ファイ
バ分散型データインターフェース（ＦＤＤＩ）プロトコ
ルによって定義されるＰＨＹ機能を実行する。Ｐｌａｙ
ｅｒｌＯは、４つの主要なブロック、即ち受信器１２．
送信器１４、形態スイッチ１６．制御バスインターフェ
ース１８を有している。ｐｌＢｙｅｒｌｏは、又、多数
の格納レジスタ１７を組込んでおり、該レジスタは、Ｐ
ｌａｙｅｒｌＯの動作特性を定義するデータを保持して
いる。

受信器１２は、関連するＦＤＤＩネットワークのオプチ
カルファイバ伝送媒体との直列インターフェースから、
又は内部ループバック経路を介して送信器１４からの何
れかから直列２進情報を受取る。受信器１２は、その情
報ストリームを、ＦＤＤＩ媒体上で使用される「零復帰
なし１で反転（ＮＲＺＩ）Ｊフォーマットから、受信ス
テーションによって内部的に使用される「零復帰なしく
ＮＲＺ）Ｊフォーマットへ変換し、そのＮＲＺデータを
、外部的な５Ｂコーデイングがら内部的な４Ｂコーデイ
ングヘデコードする。受信器１２は、この直列ピットス
トリームに対しｌＯビットのＦＤＤ　Ｉ記号対（バイト
幅）境界を確立し、且つ上流側のステーションのクロッ
クを受信ステーションの局所的クロックと同期させる。

受信器１２は、又、ライン状態検知、ラインエラー検知
を実行し、且つ伝送媒体から受信したＦＤＤＩデータを
、内部的にコードした記号対として形態スイッチ１６へ
供給する。

送信器１４は、形態スイッチ１６から内部的にフード化
した記号対を受取り、且つその記号対を、内部的な４Ｂ
コーデイングから外部的な５Ｂコーデイングへエンコー
ドする。送信器１４は、又、情報ストリーム内のコード
違反をフィルタ除去し、且つＰ　１　ａｙｅｒの弾性バ
ッファによって付加されるか又は削除されるアイドル（
Ｉｄｌｅ）バイトを再分布させる（これについては、後
に詳細に説明する）、更に、送信器１４は、アイドル（
Ｉｄｌｅ）、マスク（Ｍａｓｔｅｒ）’、停止（Ｈａｌ
ｔ）、静止（Ｑｕｉｅｔ）ライン状態記号及びその他の
ユーザが定義する記号対を発生することが可能である。

送信器１４は、又、そのストリームを、ＮＲＺフォーマ
ットからＮＲＺ　Ｉフォーマットへ変換し、且つそれを
、内部的ループバック経路を介して受信器１２へ送給す
るか、又は直列ビットストリームとしてＦＤＤＩオプチ
カルファイバ送信器へ送給する。

形態スイッチ１６の主要な機能は、外部論理なしで異な
ったステーションのタイプに対して複数個のステーショ
ン形態をサポートするために、情報のフローを所望の形
態とさせることである。形態スイッチ１６に関する付加
的な情報は、「形態スイッチ（ＣＯＮＦＩＧＵＲＡＴＩ
ＯＮ　　５ＷＩＴＣＨ）Ｊという名称の本願出願人に譲
渡されている米国特許出願に記載されている。

制御バスインターフェース１Ｂは、ユーザが形態スイッ
チ１６をプログラム、即ち書込みを行い、受信器１２及
び送信器１４内の機能をイネーブル及びディスエーブル
させ、受信器１２によって検知されたライン状態及びリ
ンクエラーを報告し、且つエラー条件を報告することを
可能としている。

第４図を参照すると、受信器１２は、直列インターフェ
ースからか又は送信器内部ループバック経路から受信し
たＮＲＺ　ＩデータをＮＲＺデータへ変換するＮＲＺＩ
からＮＲＺへのデコーダ２０を有している。

そのＮＲＺデータは、直列入力並列出力シフトレジスタ
２２へ供給され、該レジスタ２２は、ＮＲＺデークビッ
トストリームを記号幅（５ビツト）及びバイト幅の両方
の並列データへ脱直列化させる。記号幅並列データは、
４　Ｂ１５　Ｂデコーダ２４へ供給され、一方バイト幅
並列データはフレーム化論理２６へ供給される。シフト
レジスタ２２は、より信頼性のあるフレーム化情報をフ
レーム化論理２６へ供給するために、付加的に前のバイ
トの２ビツトを維持する。

フレーム化論理２６は、入力する直列ピットストリーム
のバイト境界を決定する。それは、停止−停止（Ｈａ　
ｌ　ｔ−Ｈａ　１　ｔ）記号」（００００１００００１
００）、停止−静止（Ｈａｌｔ−Ｑｕｉｅｔ）記号対（
０００１０００００００）、２ビツトのルックビハイン
ド（後方を見る）と共に、又はＪＫパターン（１１００
０１０００１）をビット時間を基礎として検知する。後
に詳細に説明する如く、ＪＫ記号対を検知することによ
り、データ受信期間中に再フレーム化を行うことを可能
とし、一方停止一停止及び停止−静上記号対を検知する
ことにより、ライン状態受信期間中に再フレーム化を行
うことを可能とする。

４　Ｂ１５　Ｂデコーダ２４は、受信した５ビット記号
をラッチする６次いで、該記号は、４ビツトデ一タ記号
ヘデコードされ、付加的な５番目のビットは、それが、
データ記号であるか、又は制御記号子これらの５つのビ
ットに関しての付加的なパリティビットであるかを表わ
す、デコードされると、そのデータは、バイト幅フォー
マットに変換される（即ち、２つの４ビット記号十制御
ビット及び各記号に対するパリティビット）、デコーダ
２４は、又、特定のタイプのパターンをデコードし、且
つライン状態検知器２８によって使用するために対応す
るフラッグを発行する。

ライン状態′検知器２８は、特定のライン状態をエンタ
するために必要とされる最小数のシーケンシャルなライ
ン状態記号を検知するために、４　Ｂ１５　Ｂデコーダ
２４からフラッグを受信する６ライン状態検知器２８に
よってサポートされる８個のライン状態が存在しており
、これらは。

ＦＤＤＩ物理的スンタンダード（標準）において定義さ
れる７個のライン状態のスーパーセットである。以下の
表■は、サポートされるライン状態の要約である。

表１ ４　Ｂ１５　Ｂデコーダ２４からのバイト幅データは、
ポストデコーダ３０へ供給され、ポストデコーダ３０は
、又、ライン状態検知器２８及びフレーム化論理２６か
ら入力を受取る。

ポストデコーダ３０は、４Ｂ１５Ｂデコーダ２４によっ
て与えられる１２ビツトのコードパターン（それは、各
々が制御ビットとパリティピットとを有する２個の４Ｂ
記号を有している）、フレーム化論理２６の出力、及び
ライン状態検知器２８の出力に対して、１０ビツト内部
コード点記号対乃至はバイトを発生することにより応答
する。

受信器１２がアクティブライン状態（ＡＬＳ）であると
、ポストデコーダ３０は、単に、その入力のレプリカ、
即ち複製物を、弾性バッファ３２へ供給する。しかしな
がら、ライン状態検知器２８が、非ＡＬＳライン状態が
検知されたことをポストデコーダ３０へ通知すると、ポ
ストデコーダ３０は、ライン状態条件に依存して、■′
・又はＶ′記号と、それに続く現在のライン状態を識別
する記号を有する記号対を発生する。更に、フレーム化
論理２６が、ＪＫ記号対が検知されたことをポストデコ
ーダ３０へ通知すると、ポストデコーダ３０は、その状
態に依存して工′又はＶ′記号対を、弾性バッファ３０
へのスタッフバイトとして発生する。即ち、ＪＫ記号対
は決して弾性バッファ３２内へ実際に書込まれることは
ないが、ＪＫ記号対は、以下に詳細に説明する如く。

弾性バッファ３２から読取られる。

従って、ポストデコーダ３０は、アイドルライン状態（
ＩＬＳ）内の崩壊部分を除去することを助け、且つ必要
に応じてスタッフバイトを挿入して、弾性バッファ３２
におけるタイミング差を補償する。ポストデコーダ３０
は、又、弾性バッファ３２にエンクし且つそれから去る
記号対内にライン状態情報を組込み、弾性バッファ３２
の読取りポインタから別個のタップを介してステーショ
ン管理（ＳＭＴ）機能へ供給し、ライン状態報告用の別
の同期したパターンを除去する。ポストデコーダ３０は
、又、異なった条件下においてＪ記号及びに記号を異な
って解釈することを可能とする０例えば、Ｊ及びＫは、
フレーム化論理２６によって一対の６のとして処理され
ない場合には、違反として処理される。

受信器１２に関する付加的な情報は、「ネットワーク伝
送媒体からネットワーク上のステーションへデータを転
送するコード点（ＣＯＤＥ　　ＰＯＩＮＴＳ　　ＦＯＲ
ＴＲＡＮＳＦＥＲＲＩＮＧＤＡＴＡ　　　ＦＲＯＭ　　
　Ａ　　　ＮＥＴＷＯＲＫ　　　ＴＲＡＮＳＭＩＳＳＩ
ＯＮ　　　ＭＥＤＵＮ　　　Ｔｏ　　　ＡＳＴＡＴＩＯ
Ｎ　　　ＯＮ　　　ＴＨＥ　　　ＮＥＴＷＯＲに）」と
いう名称の本願出願人に譲渡されている米国特許出願に
記載されている。

弾性バッファ３２は、「可変深さＪＦＩＦＯの機能を実
行して、回復したサンプリングクロックと局所的送信ク
ロックとの間のクロックのスキュ、即ち歪みを補償する
。

本発明に基づくバイト幅弾性バッファ３２の概念的な構
成を第５図に示しである。概念的には。

弾性バッファ３４は、２バイトの長さの５ＴＡＲＴ（開
始）エリアと、４バイトの長さのＣｏＮＴＩＮＵＡ丁１
ＯＮ（１１１続）エリアと、読取りポインタと、書込み
ポインタとを有している。

開始エリアアドレスは、従来の循環バッファ９を有する
ｍＭエリアのアドレスから分離されている。

通常の動作期間中、読取りポインタは、継続エリア内に
おいて、循環的に書込みポインタに追従する、しかしな
がら、開始区切り記号対ＪＫを検知すると、書込みポイ
ンタは、ポストデコーダによって供給される「スタッフ
バイト」を現在の継続エリア格納レジスタ位置内に書込
み、次いで次の書込みのために開始エリアの２番目の格
納セル、即ち５ＰＥＣセルに対してポイントする。スタ
ッフバイトは、読取りポインタが読取り開始信号を受取
る前に何も読取るべきものを有していない場合に、読取
りポインタが高速で稼動している場合に、ギャップを埋
めるために書込れる。読取りポインタが読取り開始信号
を受取ると、それは、その現在のアドレスを去って、第
５図におけるＲＯＭ　　ＪＫとして示した開始区切り記
号対ＪＫのハードワイヤードパターンである開始エリア
の１番目の「セル」から読取りを行う。

弾性バッファ３２は、２つの再中心位置決めモード（即
ち、その読取り及び書込みポインタを互いに所定の距離
にセットすること）を有しており、即ち（１）開始区切
り記号対ＪＫを検知した場合、及び（２）−船釣に、Ｐ
ＨＹ　　ＩＮＶＡＬＩＤ及びＩＬＳ期間中における４バ
イト時間毎の場合である。

フレイマ、即ちフレーム化器２６は、ＪＫがＡＬＳ又は
ＩＬＳで再フレーム化することを許容するのみである。

アクティブライン状態期間中、再フレーム化は、前のＪ
Ｋの徒歩なくとも１．５バイト時間において検知される
任意の交互の境界以外（ｏｆｆｂｏｕｎｄａｒｙ）及び
全ての境界上（ｏｎ−ｂｏｕｎｄａｒｙ）のＪＫによっ
て許容される。

即ち、ＪＫ上で再フレーム化されると、例え前のＪＫの
後１．５バイト時間を超えて検知されたとして６、その
最初に続く境界以外のＪＫは無視される。アクティブラ
イン状態期間中、アイドル又は終了区切り（Ｔ）記号は
、そのＪＫが前のＪＫの徒歩なくともｌ、５バイト時間
において検知される場合には、何れかの爾後のＪＫ上で
再フレーム化を行うことを許容する。アクティブライン
状態期間中にＪＫが検知されると、境界以外停止−停止
又は停止−静上記号対は、継続機会の終了まで無視され
、る。

非ＡＬＳモードにおいては、停止−停止又は停止−静上
記号対土で再フレーム化が発生した後に、全ての境界以
外停止−停止又は停止−静上記号対は、アクティブライ
ン状態以外のライン状態期間中において、継続機会の終
了まで、無視される。この選択的な再フレーム化プロセ
スは、弾性バッファ機能の一体性を確保している。

弾性バッファオーバーフロ／アンダーフロビットは１弾
性バッファ３２が異常なりロックスキュー又は異常に長
いフレームを補償することが不可能である場合に、レジ
スタブロック１７内にセットされる。（第３図参照） 第４図に示した如く、ラインエラー検知器３３は、アク
ティブリンクのｍＭ的なモニタ動作を提供している。そ
れは、アクティブライン状態又はアイドルライン状態に
ある場合にのみ、エラーを検知する。リンクエラーは、
内部的な８ビツトのリンクエラーモニタカウンタをデク
リメントする。このリンクエラーモニタカウンタに対す
る開始値は、レジスタブロック１７内のリンクエラース
レッシュホールドレジスタへプログラムされる（第３図
）、リンクエラーモニタスレッシュホールドビットは、
リンクエラーモニタカウンタが０に到達すると、ｌにセ
ットされる。リンクエラーモニタカウンタの現在値は、
現在のリンクエラーカウンタレジスタを介して読取るこ
とが可能である。

現実的には、第６図に示した如く１弾性バッファ３２は
、ＦＩＦＯメモリコア１００（！１５Ｘ１０ラッチアレ
イ）、書込みポインタ論理１０２、読取りポインタ論理
１０４、同期用論理クロック１０６（データを脱落させ
るブラインド同期を回避することを助けるための調節機
能を具備している）、ルックアヘッドルックカレント検
知器、及びストール（ｓｔａｌｌ）機構を有している。

マルチプレクス、即ち多重化動作される弾性バッファ出
力バスＲＢＵＳは、２つの供給源、即ち以下に詳細に説
明する如く、メモリコアＩＯＱの開始エリアと継続エリ
アからバイト幅データを受取る。

第７図に示した如く、弾性バッファ３２のコア１００は
ラッチバンクであり、それは、物理的には、２つのハー
ドワイヤードバイトパターンと５つの読取り可能及び書
込み可能のバイト幅ラッチから構成されている。１つの
ハードワイヤードパターン、即ちＰＨＹ　　ＩＮＶＡＬ
ＩＤは　ＰＩＥＢＲパターンを有しており、そのパター
ンは、以下に詳細に説明する如く、弾性バッファオーバ
ーフロ／アングフロエラーが検知される場合に、弾性バ
ッファ３２から選択される。他方のハードワイヤードパ
ターンはＲＯＭＪＫであり、それは、弾性バッファ３２
の開始エリアを構成する２つの概念的バイトの１番目の
ものであり、２番目の概念的バイトは５ｐｅｃｉａｌ　
　ＲＡＭ、即ち５ＰＥＣである。ＲＯＭ　　ＪＫ及び５
ＰＥＣセルは、論理的に直列的なアドレスを有している
０次の４個のバイト幅ラッチは、弾性バッファ３２の継
続セクション（セル０．ｌ、２゜３）を構成しており、
循環バッファとして接続されている。

書込みポインタ１００に対する論理回路図を第８図に示
しである。

読取りポインタ論理は第９図に示しである。

上述した如く１通常は、書込み及び読取りポインタ１０
２，１０４は、継続エリアの循環バッファ限界内におい
てそれら自身インクリメントする。しかしながら、開始
区切り記号対が検知されると、書込みポインタ及び読取
りポインタは両方と６順次継続エリアを立退かされて、
開始エリアをアドレスする。（「再中心位置決め」）。

弾性バッファが再中心位置決め（ｒｅｃｅｎｔｅｒ）を
行うことが可能な２つのモードが存在しており、即ち、
継続モードと、ＪＫ又はＦ　ＲＡＭＥモードとである。

Ｉ！続（ＣＯＮＴ　Ｉ　ＮＵＥ）モードにおいては、再
中心位置決め機会は、ＡＬＳ又はＬＳＵ　（ＡＬＳ）以
外の任意のライン状態において許容される。これは、フ
レーム間ギャップを包含している。ＪＫ又はＦＲＡＭＥ
モードにおいては、後述する単位遅延機構のために読取
り及び書込みアドレス分離における正味の変化となる場
合があるかも知れないが、再中心位置決めはＪＫの受領
時に発生する。

第１０図に示した如く、受信データの非同期サンプリン
グによって発生される準安定問題を減少させるために、
フリップフロップチェーン（ｒＳＹＮＣＨＲＯ５）Ｊが
使用される。各フリップフロップチェーンは、受信クロ
ックを使用して局所的バイトクロックが発生された信号
を少なくとも一度サンプルすることを可能とする。高々
、２つのサンプルを行うことが可能である。２つのサン
プルが行われる場合、５ＹＮＣ）（ＲＯにおける差別論
理が、５ＹＮＣＨＲＯが最初のサンプルに起因する出力
のみを出力することを確保する。

第１Ｏ図に示した如く、２つの５ＹＮＣＨＲＯチエーン
及び関連する論理が存在している。一方の５ＹＮＣＨＲ
Ｏチエーン１１０は、ＦＲＡＭＥＲＡＭ中心位置決めを
同期するために使用され。

他方のチェーン１１２は、継続モード中心位置決め動作
を同期させるために使用される。

両方の５ＹＮＳＨＲＯフリツプフロツプ及び読取りポイ
ンタ循環カウンクは、局所的バイトクロックの加工エツ
ジでクロック動作される。形態スイッチ３４（第４図参
照）のデータ出力従って、ＰｌａｙｅｒｌＯは、Ｐ　１
　ａｙｅｒ論理によって発生されるノード遅れに対処す
るために局所的バイトクロックの上昇エツジによってク
ロック動作される１局所的バイトクロックの両側のエツ
ジを使用することにより、０．５バイトのエキストラな
隠れた足場が与えられ、それは、後述するアンダーフロ
／オーバーフロ検知器の約０．５バイトのアンダーフロ
保護帯域として多かれ少ながれ作用する。

Ｆｒａｍｅ　（フレーム）及びＣ０ＮＴｌ　ＮＵＡＴＩ
ＯＮ（Ｊｌ続）モード５ＹＮｃＨＲｏチエーン１１０．
１１２へ（７）夫’ｚｃ７）ＳＴＡＲＴ　（開始）及び
Ｃ０ＮＴＩＮＥ　（継続）入力は、同時にサンプルする
ことが可能である。しかしながら、読取り側出力端へ伝
搬すると、ＢＥＧＩＮ出カ信号（フレームモード）は、
ＧＯ出力信号（＃！続モード）をオーバーライドする。

又、ＪＫが検知されると、Ｃ０ＮＴ　Ｉ　ＮＵＥパルス
を直にリセットし、Ｇｏ信号の遅めのサンプルが、ＢＥ
ＧＩＮ信号によって現在確立された同期を乱すことを防
止する。

第１Ｏ図に示した如く、単位遅延（即ち、１バイト遅延
）機構１１４が、ＦＲＡＭＥモード５ＹＮＣＨＲＯ１１
０内に組込まれており、従って読取りポインタ１０４が
書込みポインタ１０２のかなり後方にある間に局所的ク
ロックによって５ＴＡＲＴ信号が早目にサンプルされる
ことは、前のフレームが充分なフレーム間ギャップアイ
ドル記号だけ次の開始区切り記号対ＪＫから離れていな
い場合（即ち、トークンの破壊が一般的な例である）、
前のフレーム（それが、トークンであろうとデータフレ
ームであろうと）の最後のバイトを脱落することはない
。

単位遅延状態マシンは、第７図に示したルックアヘッド
ルックカレント検知器１１６の出力に依存する。単位遅
延機構１１４は、書込みポインタと読取りポインタとの
間の過剰な分離を防止することは不可能である。なぜな
らば、それは、１バイトだけ遅延させることが可能であ
るに過ぎないからである。（単位遅延機構１１４は、読
取り／書込み分離を悪化するためにアイドル上で不必要
に遅延させることはない）、理論的には、書込みポイン
タと読取りポインタの間の分離が３つの格納セル以下で
ある場合には、単位遅延の場合であっても、バイトが脱
落し始め、そのことは、異常なりロックスキュー又は異
常に長いフレームから発生する場合がある。

第１Ｏ図に示した論理を参照すると、ＢＥＧＩＮ（開始
）出力をアサート、即ち活性化するための単位遅延機構
１１４に関する規則は以下の如くである。

ルックアヘッドルックカレント検知構成１１６は、読取
りポインタ１００が、ＢＥＧＩＮが発生されるものとさ
れている前のサイクルにおいて繰返し可能なバイト（ス
タッフバイトが包含されている）を有するメモリコア１
００内の格納要素（「セル」）を読取るか、又はＢＥＧ
ＩＮが発生されるものとされている次の読取リサイクル
において繰返し可能なバイトを有するセルを読取るかど
うかをチエツクする。注意すべきことであるが、制御バ
イトの選択したエンコーディングに従って、繰返可能な
これらの制御コードも破棄することが可能である。上述
した２つの場合の何れかが真である場合には、ＢＥＧＩ
Ｎはサンプルされた如くに発生され、（即ち、繰返し可
能なバイトが破棄される）、そうでない場合には、必要
な場合には、ＢＥＧＩＮのアサーション（活性化）が、
それを発生することが可能となる前に１バイト時間待機
する（即ち、非繰返し可能バイトが読取られる）、ルッ
クアヘッドルックカレント構成１１６の助けにより、単
位遅延機構１１４は「−層スマート」である、即ち、そ
れは、５ＴＡＲＴ（開始）信号の遅めのサンプリングに
加えて遅延を与え、「書込みポインタ１０２と読取りポ
インタ１０４との間に過剰な初期的分離を発生すること
はない、従って、単位遅延機構１１４は、トークン又は
フレームの最後のバイトが、その直後に断片又は別のフ
レームが次続する場合に、脱落することを防止する。

単位遅延機構は、又、並列受信器の同期したカスケード
動作をサポートしており、処理能力を増加させ又故障許
容能力を与えている。この同期型カスケード特徴に関す
る詳細な説明は１発明者Ｐｅｒｌｏｆｆ　　ｅｔ　　ａ
ｌ、であり、「カスケード型マルチチャンネルデータ伝
送の同期用方法及び装置（ＭＥＴＨＯＤ　　ＡＮＤ　　
ＡＰＰＡＲＡＴＵＳ　　ＦＯＲＴＨＥ　　５ＹＮＣＨＲ
ＯＮＩＺＡＴＩＯＮ　　ＯＦ　　Ａ　　ＣＡＳＣＡＤＥ
Ｄ　　ＭＵＬＴＩ−ＣＨＡＮＮＥＬ　　ＤＡＴＥ　　Ｔ
ＲＡＮＳＭＩＳＳＩＯＮ）Ｊという名称の１９８９年８
月１６日に出願した米国特許出願筒３９４，４４５号（
本願出願人に譲渡されている）に記載されている。

第１０図に示した如く、遅延−Ｇｏ（進行）機構は、継
続モード５ＹＮＣＨＲＯ１１２内に組込まれており、ク
ロックドリフトが極小である場合に、局所的バイトクロ
ックが５ＹＮＣＨＲＯフリツプフロツプの準安定ウィン
ド内にトラップされる場合に、ライン状態バイトが不規
則的に脱落することを防止する。しかしながら、ＢＥＧ
ＩＮ信号の発生の場合における如く、単位遅延機構１１
４は、書込みポインタ１０２と読取りポインタ１０４と
の間に過剰な初期的分離を発生させないように充分に「
スマート」なものでなければならない、このことは、読
取りポインタ１０４が、ＧＯ信号を遅延させんとする直
前において読取リアドレスがセル２上にあるか否かをチ
エツクすることによって達成される。その関係は以下の
如くである。セル３の内容がセル０の内容と等しく且つ
読取りポインタがセル３に対してアドレスされている場
合、Ｃ０ＮＴＩＮＵＥ　（継続）信号の最初のサンプル
期間中に遅延が発生する。

これは、読取りポインタ論理がセル３を読取った場合に
は遅延は必要ではなく、又読取りポインタが高速で且つ
セルＯを読取っている場合には遅延は必要ではないとい
う事実を利用している。セルｌの読取りは極めて遅いプ
ロセスであり、且つ単位遅延機構１１４は単にｌの深さ
に過ぎないので、これより良くすることは不可能である
。セル０の内容がセル３の内容と同一である場合には、
読取りポインタ１０４はセル３をスキップし且つＧｏが
即座にセル０を読取ることを可能とする。

情報が喪失されることはない。

第９図に示した如く、ストール（ｓｔａｌｌ）機構は、
再中心位置決め機会が存在する前のＣ０ＮＴＩＮＵＥ（
継りモードにおいて高速の読取りポインタをスローダウ
ンするために使用される。このストール機構は、以下の
如くに動作する。最初のサイクルにおいて、読取りポイ
ンタが、弾性バッファのセル３からＲＢＵＳ上に繰返し
可能記号（Ｉ′又はＶ′）を読取だす場合、８０ｎｓス
ト一ル信号が、読取りポインタ１０４をして現在の局所
的クロックサイクルにおいて再度セル３を読取らせる。

即ち、ＧＯ又はＢＥＧＩＮ又は５ＰＥＣＲＥＮ又はＰＨ
Ｙ　　ＩＮＶが同時にアサート、即ち活性化されない場
合である０次いで、次のサイクルにおいて、読取りポイ
ンタ１０４はセル０から読取りを行う、ストール信号の
助けにより、制御バイトの滑らかな複製が与えられる０
例えば、０１２３０１０１．、、のシーケンスを読取る
代わりに、ストール機構は０１２３３００１、、、を発
生する。このストール機構は、又、ＲＢＵＳ、非ＲＢＵ
ＳＩ又はＲＢＵＳ２から繰返し可能なバイトパターンを
デコードする。注意すべきことであるが、ＲＢＵＳｌは
、弾性バッファ３２のＣ０ＮＴＩＮＬＩＡＴＩＯＮ　（
継続）セクションの内容をタップし、一方ＲＢＵＳ２は
、５ＴＡＲＴ　（開始）エリアの内容をタップする。Ｒ
ＢＵＳは、ＲＢＵＳ　１及びＲＢＵＳ２゜即ち２つの弾
性バッファセクションのマルチプレクス動作、即ち多重
化したタッピングである。循環的アドレスがセル３にあ
るか又はセル３が古い繰返し可能データを有していると
して６、新たに確立された読取りポインタと書込みポイ
ンタとの分離を乱すために５ＰＥＣセルの読取りの後「
ストール」が発生しないように選択することが必要であ
る。５ＰＥＣセルは、通常、繰返し可能バイトを有する
ものではない、なぜならば、ＪＫが処理中に、信号検知
又はクロック検知が喪失されない限り、ＪＫの後のバイ
トは繰返し可能となることが不可能だからである。この
ことは、ＪＫ及び信号検知が同時に低状態となる場合に
は通常発生することは不可能である。なぜならば、低状
態となる信号検知は、通常、ＱＬＳによって先行されて
いるからである（しかし、それは、リセット時において
発生する場合がある）。

ＳＭＴがリセットされると、書込みアドレスポインタ１
０２及び読取りアドレスポインタ１０４の位置は定義さ
れることはない、しかしながら。

幾つかのバイトクロックサイクルの後、弾性バッファ３
２は、Ｃ０ＮＴＩＮＵＥ　（継続）モードへエンタし、
そこでは、４バイト時間毎に１つの再中心位置決め機会
が存在している。この理由は、ＳＭＴリセット要求が有
効である限り、ライン状態はＬＳＵ　（ＮＳＤ）である
かうである、ＮＳＤはほぼＡＬＳであるから、このこと
は、書込みボインタ１０２が弾性バッファセルＯ内に書
込みを行う場合に、書込みポインタ１０２をして同期用
サンプリング信号を発生させる。一方、ＬＳＵ（ＮＳＤ
）は、繰返し可能バイトとして弾性バッファ３２から読
取られる。この繰返し可能バイトが弾性バッファセル３
から読取られる場合、Ｃ０ＮＴＩＮＵＥ（継続）信号の
サンプルが得られていない場合には、読取りポインタ１
０４はもう１つのバイト時間に対してセル３上でストー
ルする。Ｃ０ＮＴＩＮＵＥ信号のサンプルを受取ると、
読取りポインタ１０４が現在アドレスしているセルとは
無関係に、読取りポインタ１０４を「ヤンク」　（ぐい
と引くこと）」シてセル０を読取る。従って、読取りポ
インタ１０４は、決定論的遅延範囲以内において書込み
ポインタ１０２をトラッキング（追従）する。

第８図に示した如く、書込みポインタ１０２は、２ビツ
トジヨンソンカウンタ１１Ｂ及び比較的簡単な関連する
論理とを有している。

第９図に示した如く、読取りポインタ１０４は同様であ
り、基本的な２ビツトジヨンソンカウンタ１２０の周り
に構築されている。読取り選択信号の大部分は、減少し
たノード待ち時間構成を与えるために、形態スイッチ選
択信号と一体化されている。ジョンソンカウンタは、完
全に自己補正型である利点を与えている。

第８図を参照して、書込みポインタ１０２をアップデー
トするための規則は以下の如くである。

１、もしも（ＩＬＳ／ＡＬＳ）又はＬＳＵ（ＩＬＳ／Ａ
ＬＳ）において、 もしもＪＫが再フレーム化されると、 ５ＴＡＲＴを読取り側へ送給してＢＥＧＩＮ信号を発生
し：書込みパルスが発生すると、ポストデコーダ出力、
即ち「スタッフバイト」を書込みポインタによって現在
アドレスされている弾性バッファセル内へ書込む０次の
書込みアドレスをセットして５ＰＥＣセルに対してポイ
ントする０次の書込みパルスが発生する と、ポストデコーダ出力を５ＰＥＣセル内へ書込む、５
ＰＥＣセル内に書込みを行った後に、受信バイトクロッ
ク（デ コード済み）上昇エツジの発生におい て、次の書込みアドレスを弾性バッファセル０ヘリセツ
トする。（読取り鋼上のＢＥＧＩＮ信号は、書込み鋼上
の５ＴＡＲＴパルスの効果と単位遅延状態マシンとの結
合である。） そうでない場合には、 もしも（ａｎ　　ＡＬＳ）又はＬＳＵ　（ＡＬＳ）の場
合には。

書込み側から読取り側へ送られる特定の信号は存在しな
い、書込みパルスが発生すると、書込み器が書込みポイ
ンタによって現在アドレスされている弾性バッファセル
内にポストデコーダ出力を書込 む、現在のセル内へ書込みをした後に、受信バイトクロ
ック（デコード済み）上昇エツジの発生において、書込
みアドレスを循環的にインクリメントする（０゜１．２
，３，０．ｌ、２，３．、、）。

このインクリメントアドレスは、循環バッファ限界内で
ある（この動作モード は、ＦＲＡＭＥモードを定義する）。

そうでない場合には、 書込みパルスが発生すると、書込みポインタ１０２は、
書込みポインタ１０２によって現在アドレスされている
弾性バッファ内にポストデコーダ出力を書込む。

その現在のセル内に書込みを行った後 に、受信バイトクロック（デコード済 み）上昇エツジの発生において、循環バッファ限界内で
書込みアドレスを循環的にインクリメントする。そのア
ドレスが０ヘアツブデートされると、それは。

１．２バイトの長さのＣ０ＮＴＩＮＵＥのパルスを発行
し、読取り側においてＧＯ信号を発生し、その時に、読
取りポインタは、「ヤンク」されて、セルＯから読取り
を行い、その際に４番目のバイト時間毎に読取りポイン
タ及び書込みポインタ分離をリフレッシュする。この機
構は、ＪＫがＩＬＳ内に受取られる迄、それ自身繰返す
、（この動作モードは、Ｃ０ＮＴ　Ｉ　ＮＵＥモードを
定義する）そうでない場合には（ＳＴＲＥＴＣＨＪＫを
とることはない） ２、弾性バッファ内に書込こまれるバイトのプライオリ
ティ即ち優先性は、（「スタッフバイトＪ　）＞　（Ｖ
゛　ｌ　Ｉ’　　ｉ　ｎ＝ＡＬｓ）＞　（データ１制御
１データー制御ＩＩ混合）である。

ＪＫの到着は非同期とすることが可能であるので、スタ
ッフバイトの書込みら非同期とすることが可能である。

全てのその他の可能なデータはオーバーラツプすること
は不可能である。

第９図を参照し、読取りポインタ１０４のアドレスをア
ップデートする規則は以下の如くである。

１、読取りポインタ１０４が、書込み側から信号を受取
って変化する場合、ＧＯ又はＢＥＧＩＮ）、読取りアド
レスはその循環的アップデート動作から脱出する。読取
リアドレスは、全ての局所的バイトクロック下降エツジ
でインクリメントされる ２、書込み側からＢＥＧＩＮを受取ると、読取りアドレ
スはリセットされてＲＯＭ　　ＪＫヘポイントする。

３、ＢＥＧＩＮ信号の終了において、別の信号５ＰＥＣ
ＲＥＮが発生されて、読取りポインタをして５ＰＥＣｉ
ａｌ　　ＲＡＭセルから読取りを行わせる。５ＰＥＣ−
ＲＥＮ信号の終端において、読取リアドレスがセットさ
れて、弾性バッファセルＯヘポイントし、次いで、その
後、次のｒＢＥＧＩＮＪ信号が到着するまで、循環的対
応でインクリメントされる。

４、読取りポインタ１０４が弾性バッファセル３から読
取り可能バイト（Ｖ’又はＩ′を丁度読取ると、ＳＴＡ
ＬＬ信号が発生されて、読取りポインタをして、Ｇｏ信
号が書込み側から受取られる迄、再度セル３から同一の
バイトを読取らせる。

ＧＯが読取りポインタが読取りセル３を再度読取った後
に受取られない場合には、読取りポインタはセル０に対
し「ステップオフ」する、他の弾性バッファセルから繰
返し可能バイトを読取ることは、そのセルでストップ、
即ち停止することとはならない、ＳＴＡＬＬ信号と同時
又はその前にＧＯが受取られると、Ｇｏは支配的となる
。ＧＯが真（ＴＲＵＥ）であると、読取りポインタは弾
性バッファセル０から読取りを行う、この後に、読取り
アドレスが３に到達する迄、読取りアドレスは、各局所
的バイトクロック下降エツジで通常の対応でインクリメ
ントされる。全ての場合において、弾性バッファの読取
りは、読取りアドレスがアップデートされる直後に行わ
れる。

５、弾性バッファから読取られるべきバイトのプライオ
リティ、即ち優先性は以下の如くである。

最高優先性：　　（１）ＰＨＹ　　ＩＮＶ（ＳＭＴ　　
接続／リセット） （２）ＪＫ又は５ＰＥＣＲＥＮ ＳＰＥＣｉａｌ　　ＲＡＭセル （２）ＧＯ （３）ＰＨＹ　　　ＩＮＶ　　（ＥＢ　　　Ｅｒｒｏｒ
） （４）ＳＴＡＬＬ 最低優先性：　　（１）ＣＯＮＴＩＮＬＩＡＴＩＯＮセ
クション内容 第１１図は、弾性バッファオーバーフロ／アングーフロ
検知構成を示している。アンダーフロ及びオーバーフロ
は互いに区別することが不可能である。オーバーフロ／
アンダーフロが検知されると、ＥＤ　　Ｅｒｒｏｒフラ
ッグがセットされ、且つＰＨＹ　　ＩＮＶ（ＥＤ　　Ｅ
ｒｒｏｒ）バイト（上述したちの）が、形態スイッチ１
６を介して、ＰｌａｙｅｒｌＯがら取出される。ＥＢＥ
ｒｒｏｒフラッグは、ＳＭＴによって読取られるべきも
のであり、且っＢＥＧＩｎ又はＣ０ＮＴＩＮＵＥ信号の
受領によって弾性バッファ３２内においてクリアされ、
その時点において、弾性バッファ３２は、この条件がら
自動的に回復する。ＳＭＴがそのフラッグを読取るチャ
ンスを有する前に、ＥＢ　　Ｅｒｒｏｒがそれ自身修復
する可能性がある。しかしながら、該フラッグがＳＭＴ
インターフェース内に格納されると、それは、外部ソフ
トウェアがそれをクリアする迄、記憶されている。

弾性バッファ３２に対する雑多な規則は以下の如くであ
る。

１、書込みポインタ１０２がセル２内への書込みをイネ
ーブルしているか、又は読取リアドレスがセル２にポイ
ントしている場合に書込みポインタ１０２がセル２内へ
の書込みをイネーブルする場合に、読取リアドレスがア
ップデートされて弾性バッファのセル２にポイントする
と、最６早い局所的バイトクロックの上昇において、弾
性バッファオーバーフロ／アンダーフロエラーフラッグ
がセットされ且つ一５ＭＴインターフェースにおいて登
録される。オーバーフロとアンダーフロとの間の差別は
存在しない、内部的には、受信器１２が新たなフレーム
を受信するか又はＣ０ＮＴｌ　ＮＵＥモードにエンタす
ると、該フラッグをリセットすることが可能である。セ
ル２以外の任意のセルにおいて読取りポインタ１０４と
書込みポインタ１０２との衝突は検知されない。

２、アンダーフロに対するマージン、即ち余裕は（２Ｃ
ＭＯＳゲートチェーン＋５ビット時間＋ＬＢＣクロック
スキュー）である、オーバーフロに対するマージンは存
在しない、実際に、衝突が２ゲート遅れの時間となって
初めて、それが検知することが可能となる。しかしなが
ら１本弾性バッファは、オーバーフロ方向において一層
の余裕を持って構成されている。

以上、本発明の具体的実施の態様について詳細に説明し
たが１本発明は、これら具体例にのみ限定されるべきち
のではなく、本発明の技術的範囲を逸脱することなしに
１種々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は、ＦＤＤ　Ｉフレーム及びトークンフォーマッ
トを示した概略図、第２図はＦＤＤＩプロトコルに適合
するステーションに対して要求される構成要素を示した
概略ブロック図、第３図はＦＤＤＩ　　ＰＨＹ機能の基
本的構成要素を示した概略ブロック図、第４図はＦＤＤ
Ｉ　　ＰＨＹ受信器の構成要素を示した概略ブロック図
、第５図は本発明の一実施例に基づいて構成された弾性
バッファを示した概念的説明図、第６図は本発明の一実
施例に基づいて構成された弾性バッファの概略ブロック
図、第７ａ図及び第７ｂ図は弾性バッファコア読取論理
を示した概略論理回路図、第８図は書込みポインタカウ
ント論理を示した概略論理回路図、第９図は読取りポイ
ンタカウント論理を示した概略論理回路図、第１Ｏ図は
ＦＲＡＭＥモード及びＣ０ＮＴ　Ｉ　ＮＵＥモード５Ｙ
ＮＣＨＲＯチェーンを示した概略論理回路図、第１１図
は弾性バッファオーバーフロ／アンダーフロ検知器を示
した概略論理回路図、である。 （符号の説明） ｌＯ：物理的レイヤ制御器（Ｐｌａｙｅｒ）１２：受信
器 １４：送信器 １６：形態スイッチ １７：格納レジスタ １８：制御バスインターフェース ２０：ＮＲＺＩ対ＮＲＺデコーダ ２２：直列入力並列出力シフトレジスタ２４：４Ｂ７５
Ｂデコーダ ２６：フレーム化論理 ２８ニライン状態検知器 ３０：ポストデコーダ ３２：弾性バッファ

Claims (1)

1. 【特許請求の範囲】 １、受信した情報文字の弾性バッファ格納部への書込み
   及びステーションによる再送のために格納した情報文字
   の弾性バッファ格納部からの読取りを同期させるために
   ネットワークステーションにおいて使用可能な弾性バッ
   ファにおいて、情報文字を格納するための第一複数個の
   シーケンシャルに配設した格納要素を具備する第一セク
   ションと情報文字を格納するための第二複数個のシーケ
   ンシャルに配設した格納要素を具備する第二セクション
   とを有するコアメモリが設けられており、前記第一セク
   ションの第一の予め選択した格納要素から開始し且つ最
   初に前記第一の予め選択した格納要素の後の前記第一セ
   クションの格納要素を介して、次いで前記第二セクショ
   ンのシーケンシャルに配設された格納要素を介してシー
   ケンシャルに継続して前記コアメモリへの情報文字のシ
   ーケンシャルな書込みを開始するために所定の書込み信
   号に応答する書込みポインタ手段が設けられており、前
   記第一セクションを構成する格納要素のシーケンスにお
   ける前記第一の予め選択した格納要素の前の第二の予め
   選択した格納要素から開始し且つ最初に前記第二の予め
   選択した格納要素の後の前記第一セクションの格納要素
   を介して、次いで前記第二セクションのシーケンシャル
   に配設した格納要素を介してシーケンシャルに継続して
   前記コアメモリからの情報文字の読取りを開始するため
   に所定の読取り開始信号に応答する読取りポインタ手段
   が設けられており、 （ａ）受信した情報文字のシーケンスの非同期サンプリ
   ングによって発生される情報文字の喪失を回避するため
   の同期手段が設けられており、 （ｂ）情報文字のシーケンスの特定した特性を検知する
   と、前記書込みポインタ及び読取りポインタを本弾性バ
   ッファの前記第一セクションへ再中心位置決めする手段
   が設けられており、 （ｃ）予め選択した基準の存在に基づいて本弾性バッフ
   ァの前記第一セクションへの前記読取りポインタの再中
   心位置決めを遅延させる遅延機構が設けられている、こ
   とを特徴とする弾性バッファ。 ２、特許請求の範囲第１項において、前記遅延機構が、
   前記読取りポインタが前記書込みポインタのかなり後方
   にある間の局所的クロックによる読取り開始信号の早目
   のサンプルが、前のフレームが充分なフレーム間ギャッ
   プだけ次の開始区切り部から分離されていない場合に、
   前のフレームの最後の文字を落とすことがないように再
   中心位置決めを遅延させる手段を有していることを特徴
   とする弾性バッファ。 ３、特許請求の範囲第２項において、読取り開始信号の
   活性化の後現在又は次続のクロックサイクル内において
   、オプションの文字を読取るべき場合に、前記遅延機構
   をオーバーライドするルックアヘッドルックカレント検
   知器手段が設けられていることを特徴とする弾性バッフ
   ァ。 ４、特許請求の範囲第１項において、前記同期手段が、
   本弾性バッファが第二モードで動作している場合に前記
   書込みポインタ及び読取りポインタを再中心位置決めす
   るための第二同期手段を有しており、前記第二同期手段
   は、クロックドリフトが極小である間に局所的クロック
   が第一同期手段の準安定ウインド内にトラップされた時
   にライン状態情報文字が不規則的に脱落することを防止
   する遅延−ＧＯ機構を有しており、その際に、再中心位
   置決め時に前記書込みポインタと前記読取りポインタと
   の間に過剰な初期的分離が発生することを回避すること
   を特徴とする弾性バッファ。