JPH0326554B2 - - Google Patents

Info

Publication number
JPH0326554B2
JPH0326554B2 JP58135882A JP13588283A JPH0326554B2 JP H0326554 B2 JPH0326554 B2 JP H0326554B2 JP 58135882 A JP58135882 A JP 58135882A JP 13588283 A JP13588283 A JP 13588283A JP H0326554 B2 JPH0326554 B2 JP H0326554B2
Authority
JP
Japan
Prior art keywords
ceramic
thermal expansion
conductor
coefficient
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58135882A
Other languages
English (en)
Other versions
JPS6028296A (ja
Inventor
Nobuyuki Ushifusa
Satoru Ogiwara
Takanobu Noro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58135882A priority Critical patent/JPS6028296A/ja
Priority to DE8484305023T priority patent/DE3483292D1/de
Priority to EP84305023A priority patent/EP0133010B1/en
Priority to US06/634,066 priority patent/US4598167A/en
Publication of JPS6028296A publication Critical patent/JPS6028296A/ja
Publication of JPH0326554B2 publication Critical patent/JPH0326554B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H10W70/666—Organic materials or pastes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】
〔発明の利用分野〕 本発明は、低比誘電率で、熱膨張係数が30〜70
×10-7／℃のセラミツク材料と、銀、銅、金等を
主成分とする導体とから構成されたセラミツク多
層配線回路板に係り、特に、LSI搭載用セラミツ
ク多層回路板に関する。 〔発明の背景〕 電子回路の高密度化に伴い、半導体素子を搭載
するセラミツク板も多用されるようになつてき
た。従来、セラミツク板は熱伝導率、機械的強
度、電気絶縁性などの点からアルミナ磁器が採用
されている。 しかしながら、アルミナセラミツクスは比誘電
率が９前後と大きく、そのため、電子回路の信号
電送速度が遅く、回路信号の高速伝送に対して不
利になる。また、アルミナセラミツクスの焼成温
度は1500〜1650℃と高温であり、配線回路をセラ
ミツクスの焼成と同時に形成するために適用でき
る導体はタングステンまたはモリブデンなどの高
融点金属材料に限定される。タングステン及びモ
リブデンは焼結しがたい材料であり、また、室温
の抵抗も5.2または5.5μΩ・cmと大きい。高密度
に回路を形成する場合、配線幅が小さくなるた
め、単位長さ当りの抵抗が大きくなる。このた
め、電圧降下による信号の伝達速度が遅くなる。 このように従来のアルミナセラミツクスを用い
たものでは比誘電率が大きいこと、形成される導
体の抵抗が大きいことから、電算機の高速化に対
して不利である。 〔発明の目的〕 本願第１番目の発明の目的は、低温焼成可能な
セラミツクスに、配線導体として比抵抗の小さい
銀、銅、金およびそれらが少なくとも１種以上含
む複合体および合金を用い、導体とセラミツクス
の熱膨張係数の差が100×10-7／℃以下とし、こ
れらの熱膨張係数の差による熱応力の発生を少な
くし、スルーホール部とセラミツクスの境界部に
クラツクが生じないようにしたことにある。 本願第２番目の発明の目的は、低温焼成可能な
セラミツクスに、配線導体として低抵抗の銀、
銅、金またはそれらの合金を用い、スルーホール
ピツチを狭くし、高密度に配線することにより、
クラツクの発生をなくすことにある。 〔発明の概要〕 導電性のすぐれた導体材料として、銀（1.6μ
Ω・cm）、銅（1.7μΩ・cm）、金（2.2μΩ・cm）が
知られている。この材料の融点は各々961℃、
1083℃及び1063℃である。セラミツク多層配線回
路板にこれらの導体を使うためには、この融点よ
り低温で焼結できるセラミツク材料を選定しなけ
ればならない。導体材料の融点より高温で焼成す
ると印刷法により形成された導体は溶解し、断線
またはシヨートをおこす恐れがある。 銀、銅および金は、比抵抗は小さいが、熱膨張
係数がそれぞれ、193×10-7／℃、173×10-7／℃
および150×10-7／℃で非常に大きい。 セラミツク材料としては、LSIチツプを直接搭
載するために、シリコンの熱膨張係数（35×
10-7／℃）とあまり差があつては、接続部の信頼
性が問題となる。そのため、現在実用化されてい
るアルミナの熱膨張係数（70×10-7／℃程度）よ
り小さいことが望まれている。すなわち、セラミ
ツク材料の熱膨張係数は70×10-7／℃以下とする
と、銀、銅および金の熱膨張係数との差が大きい
ために、スルーホール部とセラミツク材との境界
部にクラツクが生じた。 多層配線回路板を作成するためには、絶縁体で
あるセラミツク材料とセラミツク材料の間に配線
導体が、各層間の配線導体を接続するためのスル
ーホール用導体が必要である。 導体材料として、比抵抗が小さく、スルーホー
ル部とセラミツクスの境界部にクラツクが生じな
い程度の熱膨張係数が要求される。このような導
体材料としては、銀、銅および金は、比抵抗は小
さいが、熱膨張係数がそれぞれ、193×10-7／℃、
173×10-7／℃および150×10-7／℃で非常に大き
い。 セラミツク材料としては、LSIチツプを直接搭
載するために、シリコンの熱膨張係数（35×
10-7／℃）とあまり差があつては、接続部の信頼
性が問題となる。そのため、現在実用化されてい
るアルミナの熱膨張係数（70×10-7／℃程度より
小さいことが望まれている。すなわち、セラミツ
ク材料の熱膨張係数は70×10-7／℃以下とする
と、銀、銅および金の熱膨張係数との差が大きい
ために、スルーホール部とセラミツク材との境界
部にクラツクが生じた。 多層配線回路板を作成するためには、絶縁体で
あるセラミツク材料とセラミツク材料の間に配線
導体が、各層間の配線導体を接続するためのスル
ーホール用導体が必要である。導体材料として、
比抵抗が小さく、熱膨張係数の大きな銀、銅およ
び金を使用しても、スルーホール部とセラミツク
材との境界部にクラツクが生じないような解決方
法として、スルーホールピツチ間隔が狭くするこ
とが考えられる。 現在実用化されているアルミナセラミツク材に
タングステンまたはモリブテンを導体材料として
使用する場合には、導体の熱膨張係数（Ｗは4.5
×10-7／℃またはMoは5.4×10-7／℃）がアルミ
ナセラミツク材のそれ（70×10-7／℃）に比べて
小さいためにスルーホールピツチを小さくする
と、スルーホール間にクラツクが生じ、スルーホ
ールピツチを狭くすることが出来なかつた。この
場合においてはスルーホール径0.2mmでスルーホ
ールピツチ0.8mm以上でクラツクが生じないが、
スルーホールピツチを狭くするとクラツクが発生
しやすい問題がある。すなわち、アルミナセラミ
ツクスにタングステンやモリブデンのように、導
体材料がセラミツク材料より熱膨張係数が小さい
場合には、高密度化に限界がある。 しかし、導体材料に、銀、銅および金を含ませ
たものを使用し、セラミツク材料としては熱膨張
係数が70×10-7／℃以下のものを使用する場合に
は、アルミナセラミツク−タングステンまたはモ
リブデンの場合とは逆に、スルーホール径が0.1
mmで、スルーホールピツチがスルーホール径の２
倍の0.2mmより小さい場合及び0.5mmより大きい場
合には、スルーホール部とセラミツク材の境界部
の円弧状のクラツクが発生しているが、スルーホ
ールピツチをスルーホール径の２倍以上から0.5
mm以下にすると、クラツクが発生しなくなること
がわかつた。 また導電材料として、銅、金等の比抵抗の小さ
い金属を主成分とし、熱膨張係数の小さい材料を
フイラーとして含有させ導体材料の熱膨張係数を
小さくすることが考えられる。 セラミツクスの熱膨張係数を70×10-7／℃以下
とすると、導体材料の熱膨張係数の差が100×
10-7／℃より大きいと、スルーホール部とセラミ
ツクスの境界部にわずかにクラツクの発生が認め
られたが、導体材料の熱膨脹係数がセラミツクス
のそれより大きく、セラミツクスと導体材料の熱
膨張係数の差が100×10-7／℃以下であれば、全
くクラツクが発生しなくなることがわかつた。 セラミツク材に等間隔にスルーホールが存在す
るような系について、熱膨張係数の差による熱応
力を有限要素法による応力解析を行つた結果、セ
ラミツク材の熱膨張係数が、導体材料の熱膨張係
数より小さい場合には、スルーホール中心から考
えて、半径方向に引張応力が加わり、円周方向に
圧縮応力が加わる。セラミツク材料は一般的に圧
縮応力には強いが、引張応力には弱いことが知ら
れている。すなわち、この場合には、スルーホー
ル部とセラミツク材の境界部に引き離そうとする
応力が働いていることになる。 スルーホールピツチを狭くすると、スルーホー
ル部とセラミツク材を引き離そうとする熱応力
（引張応力）が減少することが確認された。また、
逆に、セラミツク材の熱膨張係数が、導体材料の
熱膨張係数より大きい場合、すなわち、アルミナ
セラミツクスにタングステンまたはモリブデンを
導体材料として使用した場合には、スルーホール
中心から考えて、半径方向に圧縮応力、円周方向
に引張応力が加わつている。すなわち、この場合
には、スルーホール間にクラツクが伝播し、応力
を緩和する方向に熱応力が働く。スルーホールピ
ツチを狭くすると、円周方向の引張応力が増加
し、スルーホール間にクラツクが発生しやすくな
ることが確認された。応力解析の結果からも、セ
ラミツク材料の熱膨張係数が導体材料の熱膨張係
数より小さい場合にはスルーホールピツチを狭く
する。すなわち、高密度に配線することにより、
熱応力の発生を減少させ、クラツクが生じにくく
なることがわかる。 また、導体材料の熱膨張係数をセラミツクスの
それにより近づけることにより、スルーホール部
とセラミツク材を引き離そうとする熱応力（引張
応力）が減少し有効であることが確認された。逆
に、スルーホール導体材料の熱膨脹係数がセラミ
ツクのそれにより小さいとスルーホール径0.2mm
でスルーホールピツチを0.8mm以上にしないとク
ラツクの生じないものが得られなく、高密度の配
線ができない。 以上まとめると要するに本願第１番目の発明
は、金、銀及び銅の少なくとも１種の金属又は合
金を有するスルーホール導体の熱膨張係数がセラ
ミツクスの熱膨張係数より大きく、スルーホール
導体とセラミツクスの熱膨張係数の差が100×
10-7／℃以下である点に特徴がある。また本願第
２番目の発明は、上述の多層回路板において、ス
ルーホールピツチをスルーホール径の２倍以上か
ら0.5mm以下にすることに特徴がある。いずれに
しても導体としては、銀、銅、金及びそれらが少
なくとも１種以上含まれる合金が使用でき、セラ
ミツクスとしては熱膨張係数が30〜70×10-7／℃
であることが望ましい。 〔発明の実施例〕 以下、本発明の実施例を説明する。各例中、部
となるのは重量部を、％とあるのは重量％を意味
する。 原料に用いる低温軟化ガラスの組成とその特性
を第１表に示す。 セラミツク材料の基本となる低温軟化ガラス、
酸化ケイ素の混合比率と焼結温度及びスルーホー
ル周辺のクラツクの有無について第２表〜第７表
に示す。
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】 酸化ケイ素は、石英、石英ガラス、クリストバ
ライト、トリジマイト等多形があり、それぞれ、
熱膨張係数が異なることから、フイラーとして使
用する酸化ケイ素の多形を利用することにより、
目的とする熱膨張係数が得られる。 実施例 １ 第２表の混合比率でセラミツクス原料を100倍
秤取し、ボールミルで24時間混合する。さらに、
ポリビニルブチラール樹脂6.0部、フタル酸ジオ
クチル2.4倍、トリクロルエチレン23.0部、パー
クロルエチレン9.0部及びブチルアルコール6.0部
を入れ、再びボールミルで10時間混合する。これ
により混合物はスラリーになる。スラリーは、ド
クターブレードを用いてポリエステルフイルム上
に連続的に厚さ0.25mmに成形する。最高温度120
℃で加熱して溶媒類を揮散させグリーンシートに
する。グリーンシートを所定の形状に切断する。
パンチ法によりスルーホール径0.1mmの穴をスル
ーホールピツチ0.2〜2.0mmの間隔にあけ、銀の導
体ペーストを印刷法によりスルーホール内に配線
の層間隔接続用の導体を形成する。また、シート
の表面に所定パターンの配線導体を印刷する。銀
の導体が印刷された６枚のグリーンシートをガイ
ド穴を用いて積み重ね、120℃で10Kg／cm2の圧力
で接着する。 積層したグリーンシートを炉詰めして、空気雰
囲気中で焼成する。焼成温度は、第２表の焼結温
度で、約30分間保持し焼成する。 以上の工程により導体層数６層のセラミツク配
線回路板を得る。この回路板は導体に銀が用いら
れているので、配線幅80μｍで配線の抵抗は0.4
Ω／cmである。 スルーホールピツチが0.5mmより大きいものは
スルーホール周辺に、わずかにクラツクの発生が
認められた。これは、導体に使用した銀とセラミ
ツク材の熱膨張係数の差によるものであるが、ス
ルーホールピツチがスルーホール径0.1mmに対し
２倍である0.2mmから0.5mm以下のものについて
は、クラツクの発生が全く認められず、熱膨張係
数の差が大きい場合においても、スルーホールピ
ツチを狭くすることにより、すなわち高密度配線
にすることによりクラツクの発生をなくすること
ができるのを見い出した。これは、セラミツク材
の熱膨張係数が導体材料の熱膨張係数より小さい
場合にのみ有効な結果である。 実施例 ２ 実施例１と同様に第２表（続き）の混合比率で
セラミツク原料100部を秤取し、ボールミルに入
れて24時間混合する。さらにメタアクリル酸樹脂
5.9部、フタル酸ジオクチル2.4部、酢酸エチル
23.0部、酢酸ブチル9.0部、ブチルアルコール6.0
部を入れ、再びボールミルで10時間混合する。こ
れにより混合物はスラリーになる。スラリーはド
クターブレードを用いて、ポリエステルフイルム
上に連続的に厚さ0.25mmに成形する。シートは最
高温度120℃で加熱し、溶剤類を揮散させグリー
ンシートをつくる。グリーンシートは所定の形状
に切断し、パンチ法により、スルーホール径0.1
mmの穴をスルーホールピツチ0.2〜2.0mmの間隔に
あけ、銅の導体ペーストが形成された６枚のグリ
ーンシートはガイド穴を用いて重ね、120℃で15
Kg／cm2の圧力で接着する。 積層したグリーンシートを炉詰めして、焼成す
る。焼成雰囲気は水素３〜７％を含む窒素雰囲気
で、ガス中にわずかな水蒸気を導入し、有機結合
剤の熱分解を促進させる。この場合においても、
実施例１と同様の温度で焼成する。 以上の工程により、導体層数６層の配線回路板
を得た。この回路板には配線に銅が用いられてい
るので線幅80μｍの配線抵抗は0.4Ω／cmである。 実施例１と同様にスルーホールピツチが0.6mm
より大きいものは、スルーホール周辺に、わずか
にクラツクの発生が認められた。これは、導体に
使用した銅とセラミツク剤の熱膨張係数の差によ
るものであるが、スルーホールピツチがスルーホ
ール径0.1mmに対してその２倍である0.2mmから0.5
mm以下のものについては、熱膨張係数の差が大き
い場合においてもクラツクの発生が全く認められ
ず、スルーホールピツチを狭くすることにより、
すなわち高密度配線にすることによりクラツクの
発生をなくすことができることを見い出した。 実施例 ３ 第３表の混合比率でセラミツクス原料を100部
秤取し、ボールミルで24時間混合する。さらに、
ポリビニルプチラール樹脂6.0部、フタル酸ジオ
クチル2.4部、トリクロルエチレン23.0部、パー
クロルエチレン9.0部及びプチルアルコール6.0部
を入れ、再びボールミルで10時間混合する。これ
により混合物はスラリーになる。スラリーは、ド
クターブレードを用いてポリエステルフイルム上
に連続的に厚さ0.25mmに成形する。最高温度120
℃で加熱して溶媒類を揮散させグリーンシートに
する。グリーンシートを所定の形状に切断する。
パンチ法によりスルーホール径0.1mm、スルーホ
ールピツチ0.3mmのスルーホールをあけ、導体材
料として、第４表に示す混合比率で導体ペースト
を作成し、印刷法によりスルーホール内に配線の
層間隔接続用の導体を形成する。また、シートの
表面に所定パターンの配線導体を印刷する。銀及
び金系の導体が印刷された６枚のグリーンシート
をガイド穴を用いて積み重ね、120℃で10Kg／cm2
の圧力で接着する。 積層したグリーンシートを炉詰めして、空気雰
囲気中で焼成する。焼成温度は、第３表の焼結温
度で、約30分間保持して焼成する。 以上の工程により導体層数６層のセラミツク配
線回路板を得る。 セラミツクスと導体材料の熱膨張係数が100×
10-7／℃より大きいものは、スルーホール部とセ
ラミツクスの境界部にわずかにクラツクが発生し
ているが、導体材料の熱膨張係数を小さくし、セ
ラミツクスとの熱膨張係数の差を100×10-7／℃
以下にしたものは、クラツクの発生が全く認めら
れなかつた。 実施例 ４ 実施例１と同様に第３表の混合比率でセラミツ
ク原料100部を秤取し、ボールミルに入れて24時
間混合する。さらにメタアクリル酸樹脂5.9部、
フタル酸ジオクチル2.4部、酢酸エチル23.0部、
酢酸ブチル9.0部、ブチルアルコール6.0部を入
れ、再びボールミルで10時間混合する。これによ
り混合物はスラリーになる。スラリーはドクター
ブレードを用いて、ポリエステルフイルム上に連
続的に厚さ0.25mmに成形する。シートは最高温度
120℃で加熱し、溶剤類を揮散させグリーンシー
トをつくる。グリーンシートは所定の形状に切断
し、パンチ法により実施例３と同じくスルーホー
ルをあけ、導体材料として、第５表に示す混合比
率で導体ペーストを作成し、印刷法によりスルー
ホール内に配線の層間隔接続用の導体を形成す
る。また、シートの表面に所定パターンの配線導
体を印刷する。銅系の導体が印刷された６枚のグ
リーンシートをガイド穴を用いて積み重ね、120
℃で10Kg／cm2の圧力で接着する。 積層したグリーンシートを炉詰めして、焼成す
る。焼成雰囲気は水素３〜７％を含む窒素雰囲気
で、ガス中にわずかな水蒸気を導入し、有機結合
剤の熱分解を促進させる。この場合においても、
実施例３と同様の温度で焼成する。 以上の工程により、導体層数６層の配線回路板
を得た。 セラミツクスと導体材料の熱膨張係数が100×
10-7／℃より大きいものは、スルーホール部とセ
ラミツクスの境界部にわずかにクラツクが発生し
ているが、導体材料の熱膨張係数を小さくし、セ
ラミツクスとの熱膨張係数の差を100×10-7／℃
以下にしたものは、クラツクの発生が全く認めら
れなかつた。 実施例 ５ 導体材料として、セラミツクス原料に使用した
低温軟化ガラスと同一のものを含有した銀系のペ
ーストを使用すること以外は、上記実施例３と同
様の方法でセラミツク配線回路板を得る。 第６表に、導体の配合比率、熱膨張係数および
その導体を使用した際のスルーホール周辺のクラ
ツクの有無を示す。 セラミツクスと導体材料の熱膨張係数が100×
10-7／℃より大きいものは、スルーホール部とセ
ラミツクスの境界部にわずかにクラツクが発生し
ているが、導体材料の熱膨張係数を小さくし、セ
ラミツクスとの熱膨張係数の差を100×10-7／℃
以下にしたものは、クラツクの発生が全く認めら
れなかつた。 実施例 ６ 導体材料として、セラミツクス原料に使用した
低温軟化ガラスと同一のものを含有した銅系のペ
ーストを使用すること以外は、上記実施例４と同
様の方法でセラミツク配線回路板を得る。 第７表に、導体の配合比率、熱膨張係数および
その導体を使用した際のスルーホール周辺のクラ
ツクの有無を示す。 セラミツクスと導体材料の熱膨張係数が100×
10-7／℃より大きいものは、スルーホール部とセ
ラミツクスの境界部にわずかにクラツクが発生し
ているが、導体材料の熱膨張係数を小さくし、セ
ラミツクスとの熱膨張係数の差を100×10-7／℃
以下にしたものは、クラツクの発生が全く認めら
れなかつた。 実施例 ７ 実施例１と同様の方法で、低温軟化ガラスNo.２
を60重量％と石英40％とからなるセラミツクスの
グリーンシートにパンチ法とレーザ法によつて穴
あけした各種スルーホール径とスルーホールピツ
チとの関係によるグリーンシートの割れの状況を
第８表に示す。表に示すようにスルーホールピツ
チがスルーホール径の２倍以上のものにはいずれ
も割れは見られないが、それより小さい1.80〜
1.85倍のNo.235（1.85倍）、No.238（1.83倍）、No.241
（1.80倍）、No.244（1.80倍）のものはいずれも割れ
が生じた。
【表】 実施例 ８ 実施例３と同様に第９表に示す混合比率でスル
ーホール導体をグリーンシートに充填し、導体層
数６層積層して焼成した。配線導体はスルーホー
ル導体とは異なる熱膨脹係数には関係なくほとん
どが銅からなるペーストによつて形成した。第10
表にスルーホール導体に使用したガラスの主な成
分と特性を示す。第９表に示すように、スルーホ
ール導体の熱膨脹係数がセラミツクスのそれより
も大きいもの（特にNo.247と251のαの差が各々
7.4×10-7／℃と小さいもの）ではクラツクが発
生していないが、その逆の熱膨脹係数のNo.248（α
差−15×10-7／℃）及びNo.252（α差−16×10-7／
℃）のものはいずれもクラツクが発生した。
【表】
〔発明の効果〕
以上、本発明によれば、LSIチツプとの接合部
及び多層配線回路板内の信頼性が得られるという
効果がある。
【図面の簡単な説明】
第１図は、セラミツク多層配線回路板の縦断面
図、第２図は、第１図のＡ−Ａ線断面図である。 １……LSIチツプ、２……表面層配線パター
ン、３……スルーホール部、４……内部配線パタ
ーン、５……セラミツク絶縁部、６……はんだ
（CCB）、７……ピン。

Claims (1)

  1. 【特許請求の範囲】 １ 配線導体とセラミツクスが交互に積層され、
    各層間の配線がスルーホールに充填されたスルー
    ホール導体により接続されているセラミツクス多
    層配線回路板において、前記導体は金、銀及び銅
    の少なくとも１種の金属又は合金を有し、前記ス
    ルーホール導体の熱膨脹係数が前記セラミツクス
    の熱膨脹係数より大きく、前記スルーホール導体
    とセラミツクスの熱膨係数の差が100×10-7／℃
    以下であることを特徴とするセラミツク多層配線
    回路板。 ２ 前記導体は、銀、銅及び金の少なくとも１種
    の金属又は合金、又はこれらの金属又は合金とガ
    ラスとの複合体からなることを特徴とする特許請
    求の範囲第１項記載のセラミツク多層配線回路
    板。 ３ 前記セラミツクスは、熱膨脹係数が30〜70×
    10-7／℃であることを特徴とする特許請求の範囲
    第１項記載のセラミツク多層配線回路板。 ４ 前記セラミツクスは低温軟化ガラスからな
    り、前記導体に含有されるガラスが該低温軟化ガ
    ラスと同一の組成を有することを特徴とする特許
    請求の範囲第１項記載のセラミツク多層配線回路
    板。 ５ 配線導体とセラミツクスが交互に積層され、
    各層間の配線がスルーホールに充填されたスルー
    ホール導体により接続されているセラミツク多層
    配線回路板において、前記導体は金、銀及び銅の
    少なくとも１種の金属又は合金を有し、前記スル
    ーホール導体の熱膨脹係数が前記セラミツクスの
    熱膨脹係数より大きく、前記スルーホールピツチ
    をスルーホール径の２倍以上から0.5mm以下にす
    ることを特徴とするセラミツク多層配線回路板。 ６ 前記導体は、銀、銅及び金の少なくとも１種
    の金属又は合金、又はこれらの金属又は合金とガ
    ラスとの複合体からなることを特徴とする特許請
    求の範囲第５項記載のセラミツク多層配線回路
    板。 ７ 前記セラミツクスは、熱膨脹係数が30〜70×
    10-7／℃であることを特徴とする特許請求の範囲
    第５項記載のセラミツク多層配線回路板。
JP58135882A 1983-07-27 1983-07-27 セラミツク多層配線回路板 Granted JPS6028296A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58135882A JPS6028296A (ja) 1983-07-27 1983-07-27 セラミツク多層配線回路板
DE8484305023T DE3483292D1 (de) 1983-07-27 1984-07-24 Keramische mehrschichtleiterplatte.
EP84305023A EP0133010B1 (en) 1983-07-27 1984-07-24 Multilayered ceramic circuit board
US06/634,066 US4598167A (en) 1983-07-27 1984-07-25 Multilayered ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58135882A JPS6028296A (ja) 1983-07-27 1983-07-27 セラミツク多層配線回路板

Publications (2)

Publication Number Publication Date
JPS6028296A JPS6028296A (ja) 1985-02-13
JPH0326554B2 true JPH0326554B2 (ja) 1991-04-11

Family

ID=15161979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58135882A Granted JPS6028296A (ja) 1983-07-27 1983-07-27 セラミツク多層配線回路板

Country Status (4)

Country Link
US (1) US4598167A (ja)
EP (1) EP0133010B1 (ja)
JP (1) JPS6028296A (ja)
DE (1) DE3483292D1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632846A (en) * 1984-09-17 1986-12-30 Kyocera Corporation Process for preparation of glazed ceramic substrate and glazing composition used therefor
JPS622407A (ja) * 1985-06-27 1987-01-08 株式会社東芝 回路基板
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS6273799A (ja) * 1985-09-27 1987-04-04 日本電気株式会社 多層セラミツク配線基板
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPH0797703B2 (ja) * 1986-09-04 1995-10-18 松下電器産業株式会社 セラミツク多層基板
US4810420A (en) * 1986-10-02 1989-03-07 General Electric Company Thick film copper via-fill inks
US4808770A (en) * 1986-10-02 1989-02-28 General Electric Company Thick-film copper conductor inks
US4882212A (en) * 1986-10-30 1989-11-21 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
JPH02500907A (ja) * 1986-10-30 1990-03-29 オリン コーポレーション セラミック・ガラス・金属複合体
US4883778A (en) * 1986-10-30 1989-11-28 Olin Corporation Products formed of a ceramic-glass-metal composite
US5024883A (en) * 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
US4910643A (en) * 1988-06-06 1990-03-20 General Electric Company Thick film, multi-layer, ceramic interconnected circuit board
US5258335A (en) * 1988-10-14 1993-11-02 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5164342A (en) * 1988-10-14 1992-11-17 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5071794A (en) * 1989-08-04 1991-12-10 Ferro Corporation Porous dielectric compositions
WO1991004562A1 (en) * 1989-09-25 1991-04-04 E.I. Du Pont De Nemours And Company Improved composite dielectric
JPH0461293A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 回路基板及びその製造方法
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
US5264399A (en) * 1992-04-28 1993-11-23 International Business Machines Corporation Ceramic composite body
DE69329357T2 (de) * 1992-05-14 2001-04-26 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung von Leitern in Kontaktlöcher in vielschichtigen Keramiksubstraten
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5400220A (en) * 1994-05-18 1995-03-21 Dell Usa, L.P. Mechanical printed circuit board and ball grid array interconnect apparatus
US5587885A (en) * 1994-05-18 1996-12-24 Dell Usa, L.P. Mechanical printed circuit board/laminated multi chip module interconnect apparatus
EP1083600B1 (en) * 1994-08-19 2007-02-14 Hitachi, Ltd. Multilayered circuit substrate
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JP2001507867A (ja) * 1996-12-30 2001-06-12 デロシェモント，エル．ピエール 半導体装置用セラミックコンポジットワイヤ構造体及び製造方法
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
US7474536B2 (en) 2000-10-27 2009-01-06 Ridley Ray B Audio sound quality enhancement apparatus and method
US7186461B2 (en) * 2004-05-27 2007-03-06 Delaware Capital Formation, Inc. Glass-ceramic materials and electronic packages including same
US7387838B2 (en) * 2004-05-27 2008-06-17 Delaware Capital Formation, Inc. Low loss glass-ceramic materials, method of making same and electronic packages including same
US7561436B2 (en) 2005-06-06 2009-07-14 Delphi Technologies, Inc. Circuit assembly with surface-mount IC package and heat sink
EP2016628A2 (en) * 2006-04-20 2009-01-21 Nxp B.V. Thermal isolation of electronic devices in submount used for leds lighting applications
AT503706B1 (de) * 2006-06-07 2011-07-15 Mikroelektronik Ges Mit Beschraenkter Haftung Ab Schaltungsträger
JP4935217B2 (ja) * 2006-07-18 2012-05-23 富士通株式会社 多層配線基板
JP2007173857A (ja) * 2007-02-13 2007-07-05 Kyocera Corp 多層基板およびその製造方法
US8904631B2 (en) 2011-04-15 2014-12-09 General Electric Company Method of fabricating an interconnect device
EP2750141B1 (en) 2012-12-28 2018-02-07 Heraeus Deutschland GmbH & Co. KG An electro-conductive paste comprising coarse inorganic oxide particles in the preparation of electrodes in MWT solar cells

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3450545A (en) * 1966-05-31 1969-06-17 Du Pont Noble metal metalizing compositions
US3762936A (en) * 1967-07-31 1973-10-02 Du Pont Manufacture of borosilicate glass powder essentially free of alkali and alkaline earth metals
DE2218283A1 (de) * 1971-04-24 1972-11-23 N.V. Philips Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zur Herstellung eines Gemenges für ein Borsilikatglas
DE2306236C2 (de) * 1973-02-08 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates
DE2517743C3 (de) * 1975-04-22 1980-03-06 Jenaer Glaswerk Schott & Gen., 6500 Mainz Passivierender Schutzüberzug für Siliziumhalbleiterbauelemente
US4072771A (en) * 1975-11-28 1978-02-07 Bala Electronics Corporation Copper thick film conductor
US4029605A (en) * 1975-12-08 1977-06-14 Hercules Incorporated Metallizing compositions
US4109377A (en) * 1976-02-03 1978-08-29 International Business Machines Corporation Method for preparing a multilayer ceramic
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
US4256796A (en) * 1979-11-05 1981-03-17 Rca Corporation Partially devitrified porcelain composition and articles prepared with same
US4355114A (en) * 1979-11-05 1982-10-19 Rca Corporation Partially devitrified porcelain containing BaO.2MgO.2SiO2 and 2MgO.B2 O3 crystalline phases obtained from alkali metal free divalent metal oxide borosilicate glass
JPS5729185U (ja) * 1980-07-28 1982-02-16
US4369254A (en) * 1980-10-17 1983-01-18 Rca Corporation Crossover dielectric inks
GB2102026B (en) * 1981-06-05 1985-07-10 Matsushita Electric Industrial Co Ltd Conductive pastes
US4415624A (en) * 1981-07-06 1983-11-15 Rca Corporation Air-fireable thick film inks
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板

Also Published As

Publication number Publication date
JPS6028296A (ja) 1985-02-13
US4598167A (en) 1986-07-01
EP0133010A3 (en) 1986-06-25
EP0133010B1 (en) 1990-09-26
DE3483292D1 (de) 1990-10-31
EP0133010A2 (en) 1985-02-13

Similar Documents

Publication Publication Date Title
JPH0326554B2 (ja)
JPS6244879B2 (ja)
JPH0361359B2 (ja)
JPH025315B2 (ja)
JPH0569319B2 (ja)
JPS59178752A (ja) 多層配線基板
JP2000138319A (ja) 配線基板
JPH0812953B2 (ja) ガラスセラミックス多層回路基板焼結体
JP2000312057A (ja) 配線基板およびその製造方法
CN102960076A (zh) 用于低温共烧陶瓷电路和装置的混合金属体系导体
JPH0685466A (ja) 多層回路基板
JPH0636473B2 (ja) 多層セラミツク基板
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP3130914B2 (ja) 多層回路基板
JPH06120633A (ja) セラミック配線基板
JP4454359B2 (ja) 無機多層基板
JP3071514B2 (ja) 多層回路基板
JP3176258B2 (ja) 多層配線基板
JPH0537160A (ja) 多層セラミツク回路基板
JP2754806B2 (ja) 窒化アルミニウム基板用導体ペースト
JPH01138793A (ja) セラミック多層回路基板
JPH066046A (ja) セラミック多層配線基板
JPH0636474B2 (ja) 多層セラミック配線基板の製造方法
JPH0467359B2 (ja)
JPS60176296A (ja) グレ−ズ抵抗素子一体型多層基板の製造方法