JPH03266014A - メモリカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要〕 パーソナルコンピュータ等のシステム本体に挿入して使
用されるメモリカードに関し、上記メモリカードの抜去
等によりカード側への供給電圧が急激に下縫した場合で
もカード内にデータが誤って書き込まれたりバスファイ
トによってシステムバス等が破壊されたりするのを確実
に防止することを目的とし、 本体側からカード側のコントロール端子に供給される制
御信号に応じてデータの書き換えが可能なメモリと、こ
のメモリに上記本体側から電源を供給するための電源ラ
インとを有し、上記コントロール端子は、プルアップ抵
抗を介して上記電源ラインに接続されており、この電源
ラインと上記コントロール端子との間に、上記電源ライ
ンに対し順方向に一方向性スイッチ素子を挿入するよう
に構成する。

〔産業上の利用分野〕

本発明はパーソナルコンピュータ等のシステム本体に挿
入して使用されるメモリカードに関する。

近年、上記メモリカードに対しては、システム本体の電
源がどういう状態であっても上記メモリカードの挿入お
よび抜去による交換作業等が容易に行えることが要求さ
れている。本発明は、上記メモリカードの挿抜の際にカ
ード内部のデータを保持するための一方策について言及
するものである。

〔従来の技術〕

第４図は従来のメモリカードの一例を示す回路図である
。ただし、ここでは、各種機能を備えたパーソナルコン
ピュータ等のシステム本体を本体側１として例示し、か
つ、電池等のデータ保持用のバックアップ電源９が内蔵
されたＳＲＡＭおよび疑（以ＳＲＡ？Ｉ等のメモリ５を
有するメモリカードをカード＠２として例示することと
する。さらに、上記本体側およびカード側はコネクタ１
２を介して接続されることとする。

第４図において、カード側２のメモリ５は複数のコント
ロール端子Ｃを有しており、本２体側１よりこれらのコ
ントロール端子（Ｃ）に供給される各種の制御信号（Ｓ
ｃ）に応じてメモリ内部のデータの書き換えが可能にな
っている。さらに詳しく説明すると、上記制御信号Ｓｃ
Ｏ中のチップ選択信号Ｏ８およびライトイネーブル信号
ＷＥのレベルがＨ’　（旧ｇｈ）から゛Ｌ″（Ｌｏｗ）
になると、本体側１から供給されるデータ信号り、〜Ｄ
、に従って、アドレス信号Ａ０〜Ａゎにより指定された
１つのメモリセル内に所望のデータが書き込まれる。さ
らに、上記チップ選択信号Ｃ８およびアウトプットイネ
ーブル信号ＯＥの入力レベルがＬ”になると、アドレス
信号Ａ０〜Ａ０により指定されたメモリセル内のデータ
が読み出される。

さらに、上記カード側２には、本体側１の電源からメモ
リ５に電源電圧Ｖ　ｃｃを供給するための電源ライン３
が配置されている。さらに、この電源ライン３上の供給
電圧を検出する電圧検出器７と、この電圧検出器７の出
力側と１つのコントロール端子Ｃ（例えば、チップ選択
信号入力端子）との間に配置されるＯＲ回路素子１７と
を有する電圧切替回路８が設けられている。この電圧切
替回路８は、上記電源ライン３上の供給電圧として電圧
検出器（ボルテージディテクタ）７の入力電圧■。

を検出し、この検出レベルが予め定められたスレ・ノシ
ョールドレベルより低下したときにバックアップ電源９
からバックアップ電圧ｖｂ（ｖｂ＜ＶＣ，）を供給して
メモリ５をスタンバイ状態にするためのものである。な
お、上記電圧切替部８の詳細に関しては、実施例の項で
説明することとする。さらに、上記電源ライン３には、
プルアップ抵抗４を介して各コントロール端子Ｃが接続
されている。

もし、コネクタ１２の本体側１またはカード側２の電源
（■ｃｃ）端子およびアース（ＧＮＤ）端子の長さを他
の接続端子よりも予め長くしておけば、カード側２を本
体側１に挿入したときに両側の電源端子同士およびアー
ス端子同士が最も早く接触するので、まず初めに電源電
圧ＶＣＣがプルアップ抵抗４を介してすべてのコントロ
ール端子Ｃに供給される。このため、カード挿入直後は
、各コントロール端子Ｃにおける制御信号Ｓｃのレベル
がＨ１１にプルアップされてメモリ５がスタンバイ状態
になる。したがって、本体側１より制御信号Ｓｃが送出
される前にメモリ５内にデータが誤って書き込まれるを
防止することができる。また−方で、本体＠１の電源が
入っている状態でカード側２をシステム側１から抜去し
てカード側２の電源ライン３上の供給電圧がスレッショ
ールドレベルより低下したときには電圧切替回路８によ
りメモリ５にバンクアップ電圧■ゎを供給してメモリ５
をスタンバイ状態にさせることによって上記メモリ５内
にデータが誤って書き込まれるのを防止している。

〔発明が解決しようとする課題〕

上記のとおり、従来は、カード側２（メモリカード）の
挿入および抜去の際に、カード内のメモリ５を外部より
読み書き不可能なスタンバイ状態にすることによりデー
タが誤って書き込まれたり読み出されたりするのを防止
していた。

ここで、カード側２を本体側１に挿入して電源ライン３
上の供給電圧かや、激に上昇したときは、第５図に示す
ように、直ちに電圧検出器７の検出ｉｆ　圧Ｖ　ｂのレ
ベルが“Ｈ”になってチップ選択信号Ｃ８の出力レベル
が時間ｔ、だけ“Ｈ”になり、同様にプルアップ抵抗４
により他の制御信号Ｓｃも時間ｔ、だけ“Ｈ”になる。

すなわち、メモリ５が必ずリセットされてから上記メモ
リ５が読み書き可能なアクティブ状態になるので、特に
問題は生じない。しかし、上記カード側２を本体側１か
ら抜去して電源ライン３上の供給電圧が急激に下降した
ときは、この電圧下降を電圧検出器７が検知することに
よりバックアップ電圧ｖ１に切り替わってメモリ５がス
タンバイ状態になるまでに時間ｔｂだけ遅れ期間が生ず
る。この遅れ期間では、電源ライン３に接続されるコン
トロール端子Ｃでのチップ選択信号Ｃ３およびライトイ
ネーブル信号ＷＥ等のレベルはほぼ“Ｌ”になっている
。

このため、カード抜去時にメモリ５がアクティブ状態に
なってデータが誤って書き込まれるおそれがあるという
問題が生じてくる。一方、カード側２が本体側１に挿入
されている状態でシステムダウン等により上記本体側の
電源が切れて電源電圧が急激に下降した場合にも同様の
問題が生じてくる。さらに、この場合には、コネクタ１
２の端子同士が接触しているままなので、この状態で再
度電源が入ったときにデータが誤って本体側１に読み出
されることによりバスファイトが起こってシステムバス
等が破壊されるおそれがあるという問題も生じて（る。

これらの問題に対処するために、プルアップ抵抗の抵抗
値（通常は１０〜１００にΩ）をより高くすることも考
えられるが、この場合には、コネクタ１２の端子容量等
の影響が無視できな（なってカード挿入時にメモリ５が
スタンバイ状態になりにくくなるので、依然として上記
問題が残る。

本発明は上記問題点に鑑みてなされたものであり、メモ
リカードの抜去等によりカード側への供給電圧が急激に
下降した場合でもカード内にデータが誤って書き込まれ
たりバスファイトによってシステムバス等が破壊された
りするのを確実に防止することが可能なメモリカードを
提供することを目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成を示す回路図である。

ただし、この場合は、電圧切替回路８（第４図）は省略
する。さらに、１つのコントロール端子Ｃを代表して示
すこととする。なお、前述した構成要素と同様のものに
ついては、同一の参照番号を付して表す。

ここでは、カード側２の電源ライン３とコントロール端
子Ｃとの間に、上記電源ライン３に対し順方向に一方向
性スイッチ素子６を挿入している。

（作　用〕 本発明のメモリカードにおいては、カードの抜去やシス
テムダウン等により電源ライン３上の供給電圧が急激に
下降したときに、プルアップ抵抗４の電源ライン側また
はコントロール端子側に接続されるダイオード等の一方
向性スイッチ素子６により、メモリ５のコントロール端
子Ｃから電源ライン３の方向に逆ｆＬｔ流が流れるのを
防止している。このため、コントロール端子Ｃにおける
制御信号Ｓｃのレベルの変化が従来よりも小さくなるの
で、電源ライン３上の供給電圧が下降しても上記レベル
が暫（の間は“Ｈ″のままになっている。ここで、制御
信号Ｓｃのレベルが“Ｈ”になっている期間が時間ｔｂ
　　（第５図）よりも充分長い場合はバックアップ電圧
■、が印加される前でもメモリ５をスタンバイ状態にす
ることができる。

かくして、本発明では、カードの抜去やシステムダウン
等によりカード側への供給電圧が急激に下降した場合で
もカード内のメモリをスタンバイ状態に保つことができ
るので、カード内にデータが誤って書き込まれたりバス
ファイトによりシステムハス等が破壊されたりするのを
確実に防止することが可能となる。

〔実施例〕

第２図は本発明の一実施例を示す回路図である。

ここでは、メモリ１（第１図）として、チップ選択信号
Ｃ３、ライトイネーブル信号ＷＥおよびアウトプットイ
ネーブル信号ＯＥの３種の制御信号Ｓｃのレベルに応じ
てデータの書き換えが行われるＳＲＡＭ　１５を用いて
いる。さらに、一方向性スイッチ素子６として、電源ラ
イン３から各コントロール端子Ｃへ電流が流れる方向を
順方向とするように、電源ライン３と各プルアップ抵抗
４との間にダイオード１６を挿入している。さらに、電
圧切替回路８の主要部は、電源ライン３上の供給電圧と
して入力電圧■、を検出する電圧検出器７と、この電圧
検出器７の出力側の検出電圧ｖ６およびチップ選択信号
Ｓｃを入力とするＯＲ回路素子１７とから構成される。

このＯＲ回路素子１７の出力は、ＳＲＡＭ　１５のチッ
プ選択信号入力用のコントロール端子Ｃに接続されてい
る。さらに、電源ライン３と電圧検出器７との間にダイ
オード１８を挿入して本体側１から電源電圧Ｖ　ｃｃが
供給された場合に電池等のバックアップ電源９が充電さ
れるのを防止している。さらに、このバックアップ電源
９と電源ライン３との間にもダイオード２８を挿入して
上記ハックアップ電源９から本体側１に逆流電流が流れ
込むのを防止している。

第３図は第２図の動作を説明するためのタイミングチャ
ートである。ただし、ここでは、電源ライン３上の供給
電圧が下降した場合の各部の電圧の変化を示すこととす
る。

カード側２を本体側１から抜去したりシステムダウンに
よって電源がパワーオフの状態になったりした場合、電
源ライン３上の供給電圧、すなわち、電圧検出器７の入
力電圧■、が急激に下降して入力側スレッショールドレ
ベルＶ　ｉ　１よリモ低くなる（第３図の（ａ））。し
かし、この場合でも、ダイオード１６の逆流電流防止作
用により、コントロール端子Ｃでのライトイネーブル信
号ＷＥおよびアウトプットイネーブル信号ＷＥのレベル
の変化は従来（第３図の（ｂ）の破線）よりもずっと小
さくなって上記レベルが“Ｈ”になっている期間（論理
スレッショールドレベルＶｃｆよりも高い期間）が充分
長くなる。さらに、ＯＲ回路素子１７の一方の入力側に
おけるチップ選択信号Ｃ８のレベルの変化もダイオード
１６により小さく抑えられるので、ＯＲ回路素子１７の
出力側のコントロール端子Ｃにおけるチップ選択信号Ｃ
８のレベルが“Ｈ′になっている期間も他の制御信号Ｓ
ｃの場合と同様に充分長くなる（第３図の（ｂ））。こ
のため、電圧検出器７の入力電圧■、が入力側スレッシ
ョールドレベルＶｉｌよりも低くなってから検出電圧■
４のレベルが出力側スレッショールドレベルｖａｂより
高く復帰するまでに時間ｔ、の遅れ期間があっても（第
３図の（Ｃ））、この期間ではコントロール端子Ｃでの
制御信号Ｓｃのレベルが′Ｈ”になっているので、従来
と異なりＳＲＡＭ　１５がアクティブ状態になることは
ない。したがって、電源ライン３上の供給電圧の急激な
下降等によりＳＲＡＭカードにデータが誤って書き込ま
れるおそれがなくなる。さらに、ＳＲＡ？ｌ　１５のデ
ータ入出力端子からシステム本体にデータが誤って読み
出されるおそれもないので、ハスファイトによるシステ
ムハス等の破壊が防止される。

なお、本実施例（第２図）では、一方向性スイッチ素子
６として、ダイオードを用いているが、その代わりにト
ランジスタを用いても同様の効果が得られる。

〔発明の効果〕

以上説明したように本発明によれば、システム本体から
のメモリカードの抜去やシステムダウンによる電源オフ
等によりカード側への供給電圧が急激に下降した場合で
もカード内にデータが誤って書き込まれるのが防止され
るので、データ保持の確実性の向上が図れる。さらに、
システム本体にデータが誤って読み出されることもない
ので、バスファイトによるシステムハス等の破壊が確実
に防止される。

【図面の簡単な説明】

第１図は本発明の原理構成を示す回路図、第２図は本発
明の一実施例を示す回路図、第３図は第２図の動作を説
明するためのタイミングチャート、 第４図は従来のメモリカードの一例を示す回路図、 第５図は従来の問題点を説明するためのタイミングチャ
ートである。 図において、 １・・・本体側、　　　　　２・・・カード側、３・・
・電源ライン、　　　　４・・・プルアップ抵抗、５・
・・メモリ、 ６・・・一方向性スイッチ素子。

Claims (1)

1. 【特許請求の範囲】 １）本体側（１）からカード側（２）のコントロール端
   子（Ｃ）に供給される制御信号（Ｓｃ）に応じてデータ
   の書き換えが可能なメモリ（５）と、該メモリ（５）に
   前記本体側（１）から電源を供給するための電源ライン
   （３）とを有し、前記コントロール端子（Ｃ）は、プル
   アップ抵抗（４）を介して前記電源ライン（３）に接続
   されるメモリカードにおいて、 前記電源ライン（３）と前記コントロール端子（Ｃ）と
   の間に、該電源ライン（３）に対し順方向に一方向性ス
   イッチ素子（６）を挿入することを特徴とするメモリカ
   ード。