JPH03266132A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に多数決論理による演
算処理装置の機能を有する情報処理装置に関する。

〔従来の技術〕

従来この種の情報処理装置は、第４図のブロック図に示
すように、マイクロプロセッサ部（以下ＭＰＵという＞
４０１〜４０４、およびキャッシュ部４２１〜４２４の
それぞれを一組とした演算処理部４９１〜４９３と待機
系演算処理部４９４と多数決回路４３０とで構成される
。また、演算処理部の内３台を三重多数決運用モードで
使用し、残り１台を待機系としている。前記三重多数決
で使用している１台の演算処理部のマイクロプロセッサ
部又はキャッシュ部の一方が故障すると、故障した演算
処理部を切離し、待機系演算処理部を組込み三重多数決
の処理を行う、さらに２台の演算処理部に故障が生じる
と、２台の故障演算処理部を切離し、残った２台の演算
処理部の比較運用モードとなる。さらに３台の演算処理
部に故障が生じると、演算処理装置のシステムダウンと
なっていた。なお、外部に入出力処理装置４５０、主記
憶装置４６０があり情報処理装置を形成している。

〔発明が解決しようとする課題〕

上述した従来の情報処理装置はマイクロプロセッサ部と
キャッシュ部が１組として演算処理部を構成しているの
で、マイクロプロセッサ部又はキャッシュ部のいずれか
が故障しても演算処理部の故障となってしまい、故障し
ていないマイクロプロセッサ部又はキャッシュ部を有効
に使用できない欠点がある。したがって長期間運用を行
う情報処理装置の冗長性に対する要望に限界があった。

〔課題を解決するための手段〕

本発明の情報処理装置は、少なくとも各々４台以上のマ
イクロプロセッサ部およびキャッシュ部を有する演算処
理装置と、主記憶装置と、入出力処理装置とを有する情
報処理装置において、マイクロプロセッサ部とキャッシ
ュ部とが障害に応じて任意の組合わせの選択モードをと
るクロスバ−スイッチ部と、キャッシュ部の障害モード
に応じて３重多数決および比較論理による複数キャッシ
ュ部出力の選択を行う多数決回路と、前記クロスバ−ス
イッチ部と前記多数決回路の障害を収集して障害モード
を選択し制御する診断プロセッサとを有する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の情報処理装置の構成図を示
し、演算処理装置９は予備のＭＰＵ１個を含む４個のＭ
ＰＵ１〜４、予備のキャッシュ１個を含む４個のキャッ
シュ２１〜２４、これらのＭＰＵ１〜４とキャッシュ２
１〜２４の選択組合わせを後述する動作手順で行うクロ
スバ−スイッチ１０、このキャッシュ２１〜２４を後述
する障害状況に応じて選択動作を行う多数決回路３０、
クロスバ−スイッチ１０と多数決［ｉ［Ｆ２Ｏとにあら
かじめ定められた手順により障害の診断動作を指示する
診断プロセッサ４０とから構成される。

なお、入出力処理装置５０は配下に接続されているディ
スク群の所望のプログラムおよびデータを主記憶装置６
０に転送し、この主記憶装置６０からバス８０の占有時
間を見はからって何バイトかずつデータをキャッシュ２
１〜２４に逐次呼び出してデータ処理を行う、クロスバ
−スイッチ１０は第１図に示すおゆにＭＰＵ選択回路２
０１、キャッシュ選択回路２０２、ＭＰＵ選択モードレ
ジスタ２０３、キャッシュ選択モードレジスタ２０４か
ら構成されるが、このクロスバ−スイッチ１０の制御動
作に応じた信号の流れを第２図の回路図に示す、また、
多数決回路３０は第１図に示すようにキャッシュ選択回
路３０１．３重多数決および比較論理回路３０２、キャ
ッシュ比力選択モードレジスタ３０３、比較有効モード
レジスタ３０４、バス８０からのキャッシュ２１〜２４
へのバイパスルートから構成されるが、この多数決回路
３０の制御動作に応じた信号の流れを第３図の回路図に
示す。

次に本実施例の動作を主として第１図により説明する。

まず、システム立上げ時に、診断プロセッサ４０は診断
プログラムを、入出力処理装置５０の配下に有するディ
スクより主記憶装置６０にロードする。次に、診断プロ
セッサ４０がバス８０、多数決回路３０、キャッシュ２
１又は２２又は２３又は２４を介してＭＰＵ選択モード
レジスタ２０３に指令信号を送る。ＭＰＵｇ択モードレ
ジスタ２０３はこの正常時の接続である指令信号により
ＭＰＵ　１〜４の出力信号をそれぞれキャッシュ２１〜
２４に出力するようにＭＰＵ選択回路２０１を制御して
信号経路を形成する０次に同様に診断プロセッサ４０が
キャッシュ選択モードレジスタ２０４にも指令信号を送
る。キャッシュ選択モードレジスタ２０４は同じく正常
時の接続である指令信号によりキャッシュ２１〜２４の
出力信号をそれぞれＭＰＵ１〜４に出力するようにキャ
ッシュ選択回路２０２を制御して信号経路を形成する。

また、診断プロセッサ４０はキャッシュ出力選択モード
レジスタ３０３に指令信号を送る。キャッシュ出力選択
モードレジスタ３０３は正常時の接続である指令信号に
よりキャッシュ選択回路３０１を制御してキャッシュ２
１が出力Ｗに、キャッシュ２２が出力Ｘに、キャッシュ
２３が出力Ｙに出力するように設定される。また、初期
状態においては、比較有効モードレジスタ３０４の出力
はすべて“０”レベルとなっており、キャッシュ出力選
択回路３０１の出力Ｗ、Ｘ、Ｙ（第３図の３５０〜３５
２）の三重多数決の実行を三重多数決および比較論理回
路３０２に行わせる。この様にして、診断プロセッサ４
０は、各種モードレジスタに状態を設定した後に、演算
処理装置９に対し診断プログラムの実行を指示し、演算
処理装置９のＭＰＵ１〜４およびキャッシュ２１〜２４
の正常性をチエツクする。診断プログラムの実行が正常
に終了した場合、すなわち、ＭＰＵ４とキャッシュ２４
および前記診断プログラムの実行で正常であると判断さ
れたＭＰＵおよびキャッシュの内、各々２台を選択する
様に、ＭＰＵ選択モードレジスタ２０３、キャッシュ選
択モードレジスタ２０４およびキャッシュ出力選択モー
ドレジスタ３０３に状態を設定し、診断プログラムの実
行を指示する。診断プログラムの実行が正常であれば診
断プロセッサ４０は前記、各モードレジスタに運用時の
構成を再設定した後に、主記憶装置６０にシステム立上
げのためのプログラムをディスクより入出力処理装置５
０を介してロードした後、演算処理装置９にブートロー
ド動作の実行を指示し、オペレーティングシステムを起
動する。

このようなオペレーティングシステムの管理下で三重多
数決障害が発生すると、多数決回路３゜は比較運用モー
ドとなり処理を続行する。同時に演算処理装Ｗ９より診
断プロセッサ４ｏに割込む。診断プロセッサ４０は、オ
ペレーティングシステムと並行して演算処理装置９の状
態情報を収集する。その後、オペレーティングシステム
の動作の区切りが付いた段階で診断プロセッサ４ｏに割
込む。診断プロセッサ４ｏは、多数決回路３゜の比較運
用モードを多数決運用モードにもどした後、診断プログ
ラムを起動させ、診断動作を行なう。次に構成されてい
るキャッシュの全てに対し、キャッシュバイパスモード
を設定し、再度診断プログラムを実行し、故障がＭＰＵ
に有るのか、キャッシュに有るのがを判定する。この様
にして故障箇所を割出し、診断プロセッサが管理するシ
ステム構成テーブル上に故障を登録する０次に各モード
レジスタに設定した値の内で故障したキャッシュ又はＭ
ＰＵを正常なキャッシュ又はＭＰｔＪを選択するように
変更した値を再設定する。また、キャッシュに対しては
キャッシュバイパスモードを解除する。以降、三重多数
決障害が発生した時は同様に動作する。また、キャッシ
ュまたはＭＰＵのいずれかが２台故障した時には、処理
性能を重視するシステムで有れば、比較有効モードレジ
スタ３０４にキャッシュ出力選択回路３０１のどの出力
同士を比較するのかを指定するため、比較有効モードレ
ジスタ３０４の対応するビットＷ。、　Ｘｃ　、　Ｙｃ
　　（第３図参照）の内２ビットを“１”に設定し、三
重多数決および比較論理回路３０２に対し比較動作を指
示する。また、キャッシュ２台が故障し、高速な処理性
能よりもデータの品質を重視するシステムであれば、キ
ャッシュ全てに対し、キャッシュバイパスモードを指定
し、三重多数決および比較論理回路３０２は、比較有効
モードレジスタ３０４により三重多数決動作を指定する
。

〔発明の効果〕

以上説明したように本発明は、複数台のマイクロプロセ
ッサ部と、複数台のキャッシュバイパスモード付キャッ
シュ部と、クロスバ−スイッチ手段と、多数決回路とよ
りなる演算処理装置をバスを介して診断プロセッサに接
続することにより、故障したマイクロプロセッサ又はキ
ャッシュのみを切離す事が可能となり故障に対するシス
テムの冗長度が増大してシステムダウンとなる確率が低
下するシステムを構築できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の全体のブロック図、第２図
、第３図は本実施例の要部の回路図、第４図は従来の情
報処理装置のブロック図である。 １．２．３．４・・・マイクロプロセッサ部、２１゜２
２．２３．２４・・・キャッシュ部、１０・・・クロス
バ−スイッチ、３０・・・多数決回路、９・・・演算処
理装置、４０・・・診断プロセッサ、５０・・・入出力
処理装置、６０・・・主記憶装置、８０・・・バス、２
０１・・・ＭＰＵ選択回路、２０２・・・キャッシュ選
択回路、２０３・・・ＭＰＵ選択モードレジスタ、２０
４・・・キャッシュ選択回路、２０３・・・ＭＰＵ！！
択モードレジスタ、２０４・・・キャッシュ選択モード
レジスタ、２０５．２０６，３１１，３１２・・・３ス
テートドライバー、２０７，２０８，３１０，３１３・
・・３ステートレシーバ、３０１・・・キャッシュ出力
選択回路、３０２・・・三重多数決および比較論理回路
、３０３・・・キャッシュ選択モードレジスタ、３０４
・・・比較有効モードレジスタ。

Claims (1)

1. 【特許請求の範囲】 １、少なくとも各々４台以上のマイクロプロセッサ部お
   よびキャッシュ部を有する演算処理装置と、主記憶装置
   と、入出力処理装置とを有する情報処理装置において、
   マイクロプロセッサ部とキャッシュ部とが障害に応じて
   任意の組合わせの選択モードをとるクロスバースイッチ
   部と、キャッシュ部の障害モードに応じて３重多数決お
   よび比較論理による複数キャッシュ部出力の選択を行う
   多数決回路と、前記クロスバースイッチ部と前記多数決
   回路の障害を収集して障害モードを選択し制御する診断
   プロセッサとを有することを特徴とする情報処理装置。 ２、前記クロスバースイッチ部が複数のマイクロプロセ
   ッサと複数のキャッシュ部との間の組合わせを選択する
   マイクロプロセッサ選択回路ならびにキャッシュ選択回
   路を有し、この２つの選択回路のそれぞれが診断プロセ
   ッサの指令によるマイクロプロセッサ選択モードレジス
   タならびにキャッシュ選択モードレジスタにより制御さ
   れることを特徴とする請求項１記載の情報処理装置。 ３、前記複数のキャッシュ部が、前記診断プロセッサの
   指令により全てのキャッシュ部をバイパスしてマイクロ
   プロセッサ部の障害かキャッシュ部の障害かを判定する
   ことを特徴とする請求項１記載の情報処理装置。