JPH03267884A - 電圧共振型高圧発生回路 - Google Patents
電圧共振型高圧発生回路Info
- Publication number
- JPH03267884A JPH03267884A JP2066290A JP6629090A JPH03267884A JP H03267884 A JPH03267884 A JP H03267884A JP 2066290 A JP2066290 A JP 2066290A JP 6629090 A JP6629090 A JP 6629090A JP H03267884 A JPH03267884 A JP H03267884A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- high voltage
- flyback transformer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 238000004804 winding Methods 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 5
Landscapes
- Television Receiver Circuits (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ブラウン管のアノード電圧を得る高圧発生回
路に関し、特に水平偏向回路と独立している電圧共振型
高圧発生回路に関する。
路に関し、特に水平偏向回路と独立している電圧共振型
高圧発生回路に関する。
背景技術
従来、この種の回路として、第６図に示すものが知られ
ている。図において、フライバックトランスＦＢＴ、共
振コンデンサＣ１、ダンパーダイオードＤ１及び出力ト
ランジスタＱ１によって電圧共振型スイッチング回路１
が構成されている。
ている。図において、フライバックトランスＦＢＴ、共
振コンデンサＣ１、ダンパーダイオードＤ１及び出力ト
ランジスタＱ１によって電圧共振型スイッチング回路１
が構成されている。
フライバックトランスＦＢＴの１次巻線の一端には、Ａ
Ｃ電源電圧が整流回路２で整流されかつコンデンサＣ２
を経て安定化電源回路３で安定化されることによって得
られる直流電圧がコンデンサＣ３及び高圧レギュレータ
４を介して供給される。
Ｃ電源電圧が整流回路２で整流されかつコンデンサＣ２
を経て安定化電源回路３で安定化されることによって得
られる直流電圧がコンデンサＣ３及び高圧レギュレータ
４を介して供給される。
スイッチング回路１においては、フライバックトランス
ＦＢＴの１次巻線を負荷インダクタンスとして出力トラ
ンジスタＱ１が水平走査周波数に同期してスイッチング
することによりフライバックトランスＦＢＴの２次側に
高圧電圧が発生する。
ＦＢＴの１次巻線を負荷インダクタンスとして出力トラ
ンジスタＱ１が水平走査周波数に同期してスイッチング
することによりフライバックトランスＦＢＴの２次側に
高圧電圧が発生する。
フライバックトランスＦＢＴの２次側に発生した高圧電
圧は、高圧整流ダイオードＤ２によって整流されてブラ
ウン管（図示せず）のアノード電圧として出力される。
圧は、高圧整流ダイオードＤ２によって整流されてブラ
ウン管（図示せず）のアノード電圧として出力される。
この高圧電圧の安定化を図るために、高圧電圧をブリー
ダ抵抗Ｒ，，Ｒ２によって検出し、この検出出力を高圧
レギュレータ４に帰還している。高圧レギュレータ４は
、高圧電圧の変動に応じてフライバックトランスＦＢＴ
に供給する直流電圧のレベルを制御するように構成され
ている。
ダ抵抗Ｒ，，Ｒ２によって検出し、この検出出力を高圧
レギュレータ４に帰還している。高圧レギュレータ４は
、高圧電圧の変動に応じてフライバックトランスＦＢＴ
に供給する直流電圧のレベルを制御するように構成され
ている。
このように構成された従来の電圧共振型高圧発生回路で
は、ＡＣ入力電圧の変動に対しては安定化電源回路３が
その変動を抑制するようになっているので、安定化電源
回路３が不可欠であることにより、全体の回路構成が大
規模となり、コスト高となる欠点があった。
は、ＡＣ入力電圧の変動に対しては安定化電源回路３が
その変動を抑制するようになっているので、安定化電源
回路３が不可欠であることにより、全体の回路構成が大
規模となり、コスト高となる欠点があった。
発明の概要
［発明の目的コ
そこで、本発明は、簡単な回路構成にて高圧電圧の変動
及びＡＣ入力電圧の変動を抑制可能な電圧共振型高圧発
生回路を提供することを目的とする。
及びＡＣ入力電圧の変動を抑制可能な電圧共振型高圧発
生回路を提供することを目的とする。
［発明の構成］
本発明による電圧共振型高圧発生回路は、フライバック
トランスを含む電圧共振型スイッチング回路と、所定の
直流電圧を発生する電源回路と、前記直流電圧を選択的
に前記スイッチング回路に供給するスイッチ手段と、前
記フライバックトランスの２次巻線に発生する高圧電圧
を検出する検出手段と、前記検出手段の検出出力に応じ
て前記スイッチ手段の導通時間を制御する制御手段とを
備えた構成となっている。
トランスを含む電圧共振型スイッチング回路と、所定の
直流電圧を発生する電源回路と、前記直流電圧を選択的
に前記スイッチング回路に供給するスイッチ手段と、前
記フライバックトランスの２次巻線に発生する高圧電圧
を検出する検出手段と、前記検出手段の検出出力に応じ
て前記スイッチ手段の導通時間を制御する制御手段とを
備えた構成となっている。
［発明の作用〕
本発明１こよる電圧共振型高圧発生回路においては、フ
ライバックトランスの２次側に発生する高圧電圧を検出
し、この検出出力に応じてフライバックトランスを含む
スイッチング回路に直流電圧を選択的に供給するスイッ
チ手段の導通時間を制御する。
ライバックトランスの２次側に発生する高圧電圧を検出
し、この検出出力に応じてフライバックトランスを含む
スイッチング回路に直流電圧を選択的に供給するスイッ
チ手段の導通時間を制御する。
実施例
以下、本発明の実施例を図に基づいて詳細に説明する。
第１図は本発明の一実施例を示す回路図であり、図中第
６図と同等部分には同一符号を付して示しである。図に
おいて、整流回路２の正側出力端とフライバックトラン
スＦＢＴの１次巻線の一端との間にスイッチ手段として
のトランジスタＱ２が接続されており、このトランジス
タＱ２にはダイオードＤ２が逆極性にて並列接続されて
いる。また、電圧共振型スイッチング回路１に対してフ
ライホイールダイオードＤ３が並列に接続されている。
６図と同等部分には同一符号を付して示しである。図に
おいて、整流回路２の正側出力端とフライバックトラン
スＦＢＴの１次巻線の一端との間にスイッチ手段として
のトランジスタＱ２が接続されており、このトランジス
タＱ２にはダイオードＤ２が逆極性にて並列接続されて
いる。また、電圧共振型スイッチング回路１に対してフ
ライホイールダイオードＤ３が並列に接続されている。
トランジスタＱ２のベースには、ブリーダ抵抗Ｒ，，Ｒ
２による高圧電圧の検出出力に応じてトランジスタＱ２
の導通（オン）時間を制御する位相制御回路５が接続さ
れている。
２による高圧電圧の検出出力に応じてトランジスタＱ２
の導通（オン）時間を制御する位相制御回路５が接続さ
れている。
位相制御回路５は、例えば第２図に示すように、ノコギ
リ波発生回路２１と、ブリーダ抵抗Ｒ１゜Ｒ２による検
出出力に応じて電圧値が可変な基準電圧Ｖ１を発生する
基準電圧発生回路２２と、ノコギリ波を基準電圧Ｖ１と
比較するコンパレータ２３とから構成されている。基準
電圧Ｖ１は抵抗Ｒ，，Ｒ２による検出出力に対応してお
り、よって基準電圧ｖ１を検出電圧Ｖ１と称することと
する。これにより、ノコギリ波が検出電圧Ｖ１によって
パルス幅変調（ＰＷＭ）された制御パルス、即ちパルス
幅が高圧電圧の変動に応じて変化する制御パルスが得ら
れることになる。そして、この制御パルスによってトラ
ンジスタＱ２の導通（オン）時間が制御されるのである
。
リ波発生回路２１と、ブリーダ抵抗Ｒ１゜Ｒ２による検
出出力に応じて電圧値が可変な基準電圧Ｖ１を発生する
基準電圧発生回路２２と、ノコギリ波を基準電圧Ｖ１と
比較するコンパレータ２３とから構成されている。基準
電圧Ｖ１は抵抗Ｒ，，Ｒ２による検出出力に対応してお
り、よって基準電圧ｖ１を検出電圧Ｖ１と称することと
する。これにより、ノコギリ波が検出電圧Ｖ１によって
パルス幅変調（ＰＷＭ）された制御パルス、即ちパルス
幅が高圧電圧の変動に応じて変化する制御パルスが得ら
れることになる。そして、この制御パルスによってトラ
ンジスタＱ２の導通（オン）時間が制御されるのである
。
次に、かかる構成の回路動作を第３図の波形図を参照し
つつ説明する。なお、第３図において、（ａ）はフライ
バックトランスＦＢＴに流れる電流、（ｂ）はフライバ
ックパルス、（Ｃ）はトランジスタＱ１の動作状態、（
ｄ）はトランジスタＱ２の動作状態をそれぞれ示してい
る。
つつ説明する。なお、第３図において、（ａ）はフライ
バックトランスＦＢＴに流れる電流、（ｂ）はフライバ
ックパルス、（Ｃ）はトランジスタＱ１の動作状態、（
ｄ）はトランジスタＱ２の動作状態をそれぞれ示してい
る。
時点ｔ１でトランジスタＱ２がオンすると、コンデンサ
Ｃ２の直流電圧がトランジスタＱ２を通してフライバッ
クトランスＦＢＴに印加される。
Ｃ２の直流電圧がトランジスタＱ２を通してフライバッ
クトランスＦＢＴに印加される。
このとき、トランジスタＱ１は既にオンしている。
ｔｌ−ｔ２間では、Ｃ２→Ｑ２→ＦＢＴ→Ｑ１→Ｃ２の
経路でフライバックトランスＦＢＴに電流が流れる。時
点ｔ２でトランジスタＱ１がオフすると、フライバック
トランスＦＢＴ及び共振コンデンサＣ１による共振回路
が構成され、ｔ２ｔ３間では、ＦＢＴ→Ｃ１→Ｃ２→Ｑ
２→ＦＢＴの経路で共振電流が流れ、ｔ３−ｔ４間では
、ＣＩ−ＦＢＴ４Ｄ２→Ｃ２→Ｃ１の経路で放電電流が
流れる。このｔ２−ｔ４の期間でフライバックパルス（
ｂ）が発生する。ｔ４−ｔ５間では、ＦＢＴ−Ｄ２→Ｃ
２→Ｄ１→ＦＢＴの経路で電流が流れる。
経路でフライバックトランスＦＢＴに電流が流れる。時
点ｔ２でトランジスタＱ１がオフすると、フライバック
トランスＦＢＴ及び共振コンデンサＣ１による共振回路
が構成され、ｔ２ｔ３間では、ＦＢＴ→Ｃ１→Ｃ２→Ｑ
２→ＦＢＴの経路で共振電流が流れ、ｔ３−ｔ４間では
、ＣＩ−ＦＢＴ４Ｄ２→Ｃ２→Ｃ１の経路で放電電流が
流れる。このｔ２−ｔ４の期間でフライバックパルス（
ｂ）が発生する。ｔ４−ｔ５間では、ＦＢＴ−Ｄ２→Ｃ
２→Ｄ１→ＦＢＴの経路で電流が流れる。
第３図に実線で示す状態において、高圧電圧が低下する
と、これに応じて検出電圧ｖｌも低下する。検出電圧Ｖ
１が低下すると、位相制御回路５はトランジスタＱ２の
導通角を進ませるように作用する制御パルスを発生する
。これにより、トランジスタＱ２は時点ｔ１よりも早い
時点ｔ、ｌでオンとなり、フライバックトランスＦＢＴ
に流れる電流（ａ）は第３図に点線で示すようになる。
と、これに応じて検出電圧ｖｌも低下する。検出電圧Ｖ
１が低下すると、位相制御回路５はトランジスタＱ２の
導通角を進ませるように作用する制御パルスを発生する
。これにより、トランジスタＱ２は時点ｔ１よりも早い
時点ｔ、ｌでオンとなり、フライバックトランスＦＢＴ
に流れる電流（ａ）は第３図に点線で示すようになる。
その結果、第３図に点線で示す如くフライバックパルス
（ｂ）が上昇することにより、高圧電圧が上昇して安定
化されることになる。なお、フライホイールダイオード
Ｄ３は、期間ＴにおいてトランジスタＱ１がオン、トラ
ンジスタＱ２がオフであることに起因してＡ点が共振す
るのを吸収する作用をなす。
（ｂ）が上昇することにより、高圧電圧が上昇して安定
化されることになる。なお、フライホイールダイオード
Ｄ３は、期間ＴにおいてトランジスタＱ１がオン、トラ
ンジスタＱ２がオフであることに起因してＡ点が共振す
るのを吸収する作用をなす。
第４図は本発明の他の実施例を示す回路図である。本実
施例において、整流回路２の正側出力端とトランジスタ
Ｑ２のコレクタとの間に接続されたコイルＬ１と、トラ
ンジスタＱ２のコレクタと負側出力端との間に互いに並
列接続コンデンサＣ４及びトランジスタＱ３からなる電
圧調整回路６が新たに追加された以外は、第１図の実施
例と同じである。この電圧調整回路６は、トランジスタ
Ｑ２のオン（導通）に同期して徐々に立ち上がる変化を
する直流電圧を生ずるインピーダンス手段として作用す
る。トランジスタＱ３のベースには、トランジスタＱ２
のベースに印加される制御パルスとは逆相の制御パルス
が印加される。
施例において、整流回路２の正側出力端とトランジスタ
Ｑ２のコレクタとの間に接続されたコイルＬ１と、トラ
ンジスタＱ２のコレクタと負側出力端との間に互いに並
列接続コンデンサＣ４及びトランジスタＱ３からなる電
圧調整回路６が新たに追加された以外は、第１図の実施
例と同じである。この電圧調整回路６は、トランジスタ
Ｑ２のオン（導通）に同期して徐々に立ち上がる変化を
する直流電圧を生ずるインピーダンス手段として作用す
る。トランジスタＱ３のベースには、トランジスタＱ２
のベースに印加される制御パルスとは逆相の制御パルス
が印加される。
次に、かかる構成の回路動作を第５図の波形図を参照し
つつ説明する。なお、第５図において、（ａ）はフライ
バックトランスＦＢＴに流れる電流、（ｂ）はフライバ
ックパルス、（Ｃ）はトランジスタＱ１の動作状態、（
ｄ）はトランジスタＱ２の動作状態をそれぞれ示してい
る。
つつ説明する。なお、第５図において、（ａ）はフライ
バックトランスＦＢＴに流れる電流、（ｂ）はフライバ
ックパルス、（Ｃ）はトランジスタＱ１の動作状態、（
ｄ）はトランジスタＱ２の動作状態をそれぞれ示してい
る。
時点ｔ１でトランジスタＱ２がオンすると、トランジス
タＱ３が逆にオフとなり、コンデンサＣ４の充電が開始
される。トランジスタＱ３がオン状態からオフ状態に移
行することにより、コンデンサＣ４にはコンデンサＣ２
からの直流電圧がコイルＬ１を通して徐々に、例えば正
弦波状に充電される。これにより、トランジスタＱ２を
通してフライバックトランスＦＢＴに印加される電圧が
正弦波状に立ち上がることになる。このとき、トランジ
スタＱ１は既にオンしている。ｔ１ｔ２間では、Ｃａ−
”Ｑｚ→ＦＢＴ−Ｑｌ→Ｃ４の経路でフライバックトラ
ンスＦＢＴに電流が流れる。時点ｔ２でトランジスタＱ
１がオフすると、フライバックトランスＦＢＴ及び共振
コンデンサＣ１による共振回路が構成され、ｔ２−ｔ３
間では、ＦＢＴ−ＣＩ−ＣＡ→Ｑ２−ＦＢＴの経路で共
振電流が流れ、ｔ３−ｔ４間では、Ｃ＋＝ＦＢＴ −＝
Ｄ ２−” Ｃ４＝ Ｃ＋の経路で放電電流か流れる
。
タＱ３が逆にオフとなり、コンデンサＣ４の充電が開始
される。トランジスタＱ３がオン状態からオフ状態に移
行することにより、コンデンサＣ４にはコンデンサＣ２
からの直流電圧がコイルＬ１を通して徐々に、例えば正
弦波状に充電される。これにより、トランジスタＱ２を
通してフライバックトランスＦＢＴに印加される電圧が
正弦波状に立ち上がることになる。このとき、トランジ
スタＱ１は既にオンしている。ｔ１ｔ２間では、Ｃａ−
”Ｑｚ→ＦＢＴ−Ｑｌ→Ｃ４の経路でフライバックトラ
ンスＦＢＴに電流が流れる。時点ｔ２でトランジスタＱ
１がオフすると、フライバックトランスＦＢＴ及び共振
コンデンサＣ１による共振回路が構成され、ｔ２−ｔ３
間では、ＦＢＴ−ＣＩ−ＣＡ→Ｑ２−ＦＢＴの経路で共
振電流が流れ、ｔ３−ｔ４間では、Ｃ＋＝ＦＢＴ −＝
Ｄ ２−” Ｃ４＝ Ｃ＋の経路で放電電流か流れる
。
このｔ２−ｔ４の期間てフライバックパルス（ｂ）が発
生する。ｔ４−ｔ５間では、ＦＢＴ−＋Ｄ２→Ｃｔ−Ｄ
１−ＦＢＴの経路で電流が流れる。
生する。ｔ４−ｔ５間では、ＦＢＴ−＋Ｄ２→Ｃｔ−Ｄ
１−ＦＢＴの経路で電流が流れる。
その結果、第１図の実施例の場合と同様に、高圧電圧が
低下すると、これに応じて検出電圧Ｖ１も低下すること
から、位相制御回路５がトランジスタＱ２の導通角を進
ませるように制御することにより、フライバックパルス
（ｂ）が上昇するため、高圧電圧が上昇して安定化され
ることになる。
低下すると、これに応じて検出電圧Ｖ１も低下すること
から、位相制御回路５がトランジスタＱ２の導通角を進
ませるように制御することにより、フライバックパルス
（ｂ）が上昇するため、高圧電圧が上昇して安定化され
ることになる。
また、トランジスタＱ２のオンに同期してフライバック
トランスＦＢＴに印加する電圧を正弦波状に立ち上がら
せているため、トランジスタＱ２のオン時のスパイク電
圧の発生を低減できることになる。このスパイク電圧は
、フライバックトランスＦＢＴの巻線がリーケージイン
ダクタンスを含んでいるため、トランジスタＱ２をオン
した瞬間に急峻な直流電圧がフライバックトランスＦＢ
Ｔに印加されるとそのリーケージインダクタンスの影響
によって発生するものである。
トランスＦＢＴに印加する電圧を正弦波状に立ち上がら
せているため、トランジスタＱ２のオン時のスパイク電
圧の発生を低減できることになる。このスパイク電圧は
、フライバックトランスＦＢＴの巻線がリーケージイン
ダクタンスを含んでいるため、トランジスタＱ２をオン
した瞬間に急峻な直流電圧がフライバックトランスＦＢ
Ｔに印加されるとそのリーケージインダクタンスの影響
によって発生するものである。
なお、本実施例においては、インピーダンス手段として
の電圧調整回路６をコイルＬ１、コンデンサＣ４及びト
ランジスタＱ３によって構成したが、これに限定される
ものではなく、要は、トランジスタＱ２のオンに同期し
てフライバックトランスＦＢＴに印加する直流電圧を、
スパイク電圧を発生しないように徐々に立ち上がらせる
構成のものであれば良い。
の電圧調整回路６をコイルＬ１、コンデンサＣ４及びト
ランジスタＱ３によって構成したが、これに限定される
ものではなく、要は、トランジスタＱ２のオンに同期し
てフライバックトランスＦＢＴに印加する直流電圧を、
スパイク電圧を発生しないように徐々に立ち上がらせる
構成のものであれば良い。
発明の詳細
な説明したように、本発明による電圧共振型高圧発生回
路においては、フライバックトランスの２次側に発生す
る高圧電圧を検出し、この検出出力に応じてフライバッ
クトランスを含むスイッチング回路に直流電圧を選択的
に供給するスイッチ手段の導通時間を制御する構成とな
っているので、従来のように安定化電源回路を用いる必
要がなく、簡単な回路構成にて高圧電圧の変動及びＡＣ
入力電圧の変動を抑制できることになる。
路においては、フライバックトランスの２次側に発生す
る高圧電圧を検出し、この検出出力に応じてフライバッ
クトランスを含むスイッチング回路に直流電圧を選択的
に供給するスイッチ手段の導通時間を制御する構成とな
っているので、従来のように安定化電源回路を用いる必
要がなく、簡単な回路構成にて高圧電圧の変動及びＡＣ
入力電圧の変動を抑制できることになる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図、第２図は第１
図における位相制御回路の具体例を示す回路図、第３図
は第１図の回路動作を説明するための各部の波形図、第
４図は本発明の他の実施例を示す回路図、第５図は第４
図の回路動作を説明するための各部の波形図、第６図は
従来例を示す回路図である。 主要部分の符号の説明
図における位相制御回路の具体例を示す回路図、第３図
は第１図の回路動作を説明するための各部の波形図、第
４図は本発明の他の実施例を示す回路図、第５図は第４
図の回路動作を説明するための各部の波形図、第６図は
従来例を示す回路図である。 主要部分の符号の説明
Claims (2)
- （１）フライバックトランスを含む電圧共振型スイッチ
ング回路と、 所定の直流電圧を発生する電源回路と、 前記直流電圧を選択的に前記スイッチング回路に供給す
るスイッチ手段と、 前記フライバックトランスの２次巻線に発生する高圧電
圧を検出する検出手段と、 前記検出手段の検出出力に応じて前記スイッチ手段の導
通時間を制御する制御手段とを備えたことを特徴とする
電圧共振型高圧発生回路。 - （２）前記電源回路は、前記直流電圧として前記スイッ
チ手段の導通に同期して徐々に立ち上がる変化をする直
流電圧を生ずるインピーダンス手段を有することを特徴
とする請求項１記載の電圧共振型高圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066290A JP3016570B2 (ja) | 1990-03-16 | 1990-03-16 | 電圧共振型高圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066290A JP3016570B2 (ja) | 1990-03-16 | 1990-03-16 | 電圧共振型高圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03267884A true JPH03267884A (ja) | 1991-11-28 |
| JP3016570B2 JP3016570B2 (ja) | 2000-03-06 |
Family
ID=13311547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2066290A Expired - Lifetime JP3016570B2 (ja) | 1990-03-16 | 1990-03-16 | 電圧共振型高圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3016570B2 (ja) |
-
1990
- 1990-03-16 JP JP2066290A patent/JP3016570B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3016570B2 (ja) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157179A (en) | Switched-mode power supply for charging a capacitance during a first period, forming a resonant circuit with an inductance, and discharging the capacitance into a load during a second period disjunct from the first period | |
| US4937728A (en) | Switch-mode power supply with burst mode standby operation | |
| JP3260024B2 (ja) | 電源回路 | |
| JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
| GB2037113A (en) | Regulated deflection circuit | |
| EP0414184B1 (en) | High voltage regulator circuit for picture tube | |
| CA2011229C (en) | Switch-mode power supply with burst mode standby operation | |
| JPH02222374A (ja) | 高電圧発生回路 | |
| KR100202313B1 (ko) | 고압 안정화 회로 | |
| US4301394A (en) | Horizontal deflection circuit and power supply with regulation by horizontal output transistor turn-off delay control | |
| JPH0746903B2 (ja) | 共振型スイッチング電源回路 | |
| US4335334A (en) | Horizontal scanning circuit | |
| GB2262822A (en) | A synchronised switch-mode power supply | |
| JP2588786B2 (ja) | Ｘ線電源装置 | |
| US4812719A (en) | High voltage regulator in a television apparatus | |
| JPH03267884A (ja) | 電圧共振型高圧発生回路 | |
| JPS6117390B2 (ja) | ||
| JP2583457B2 (ja) | スイッチング電源装置 | |
| US4251756A (en) | Regulated deflection circuit | |
| US4209732A (en) | Regulated deflection circuit | |
| JPS6155341B2 (ja) | ||
| JP2001190071A (ja) | 交流高圧電源 | |
| JPH0523016Y2 (ja) | ||
| JPS5917576B2 (ja) | 偏向波発生および駆動回路 | |
| JPH0545114Y2 (ja) |