JPH0746903B2 - 共振型スイッチング電源回路 - Google Patents
共振型スイッチング電源回路Info
- Publication number
- JPH0746903B2 JPH0746903B2 JP1100847A JP10084789A JPH0746903B2 JP H0746903 B2 JPH0746903 B2 JP H0746903B2 JP 1100847 A JP1100847 A JP 1100847A JP 10084789 A JP10084789 A JP 10084789A JP H0746903 B2 JPH0746903 B2 JP H0746903B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- switching
- power supply
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 102
- 238000004804 winding Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000009499 grossing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直流安定化電源等に使用される共振振型スイ
ツチング電源回路に関するものである。
ツチング電源回路に関するものである。
現在、電子計算機、通信機器等に使用される電子通信用
電源は、小型、軽量、高効率の利点を持つPWM方式のス
イツチングレギユレータが多く使用されている。しか
し、スイツチング周波数が20kHz以下の場合には、大き
な問題が生じないが、100kHz以上になると、電力伝送用
トランスの洩れインダクタンスや、スイツチング素子の
浮遊容量の影響により、スイツチング素子のオン・オフ
転換時におけるスイツチング素子の両端の電圧波形と電
流波形とが重なり合う割合が大きくなり、この電圧、電
流波形が互いに重なり合う部分がスイツチング損失とな
り、発振周波数が高くなるに従つて損失が増加する。ス
イツチング損失が増加すると、電力変換効率が低下する
と共に、発熱する。このため大きな放熱器を必要とし、
電源装置の小型化の妨げとなる。
電源は、小型、軽量、高効率の利点を持つPWM方式のス
イツチングレギユレータが多く使用されている。しか
し、スイツチング周波数が20kHz以下の場合には、大き
な問題が生じないが、100kHz以上になると、電力伝送用
トランスの洩れインダクタンスや、スイツチング素子の
浮遊容量の影響により、スイツチング素子のオン・オフ
転換時におけるスイツチング素子の両端の電圧波形と電
流波形とが重なり合う割合が大きくなり、この電圧、電
流波形が互いに重なり合う部分がスイツチング損失とな
り、発振周波数が高くなるに従つて損失が増加する。ス
イツチング損失が増加すると、電力変換効率が低下する
と共に、発熱する。このため大きな放熱器を必要とし、
電源装置の小型化の妨げとなる。
上述の如き問題点を解決するための方式として、第11図
に示す共振型スイツチング電源回路がある。この共振型
スイツチング電源回路の直流電源１は第１及び第２の電
源2a、2bの直列回路から成り、第１、第２及び第３の端
子３、４、５を有するセンタタツプ型に形成されてい
る。第１の端子３と第２の端子４との間にはトランジス
タから成る第１及び第２のスイツチング素子Q1、Q2の直
列回路が接続されている。交互にオン・オフ制御される
第１及び第２のスイツチング素子Q1、Q2にはバイパス用
ダイオードD1、D2がそれぞれ逆並列に接続されている。
に示す共振型スイツチング電源回路がある。この共振型
スイツチング電源回路の直流電源１は第１及び第２の電
源2a、2bの直列回路から成り、第１、第２及び第３の端
子３、４、５を有するセンタタツプ型に形成されてい
る。第１の端子３と第２の端子４との間にはトランジス
タから成る第１及び第２のスイツチング素子Q1、Q2の直
列回路が接続されている。交互にオン・オフ制御される
第１及び第２のスイツチング素子Q1、Q2にはバイパス用
ダイオードD1、D2がそれぞれ逆並列に接続されている。
電源１の第３の端子５と第１及び第２のスイツチング素
子Q1、Q2の接続中点６との間には共振用コンデンサC1と
直列共振用インダクタンス素子（リアクトル）L1と負荷
回路を構成するためのトランスＴの１次巻線N1との直列
回路が接続されている。即ち、コンデンサC1の一端が第
３の端子５に接続され、コンデンサC1の他端がインダク
タンス素子L1と１次巻線N1とを介してスイツチング素子
Q1、Q2の接続中点６に接続されている。
子Q1、Q2の接続中点６との間には共振用コンデンサC1と
直列共振用インダクタンス素子（リアクトル）L1と負荷
回路を構成するためのトランスＴの１次巻線N1との直列
回路が接続されている。即ち、コンデンサC1の一端が第
３の端子５に接続され、コンデンサC1の他端がインダク
タンス素子L1と１次巻線N1とを介してスイツチング素子
Q1、Q2の接続中点６に接続されている。
トランスＴは２次巻線N2、N3を有し、このセンタタツプ
構成の２次巻線N2、N3には、ダイオードD3、D4と平滑用
コンデンサC2とから成る出力整流平滑回路７を介して負
荷８が接続されている。
構成の２次巻線N2、N3には、ダイオードD3、D4と平滑用
コンデンサC2とから成る出力整流平滑回路７を介して負
荷８が接続されている。
第１及び第２のスイツチング素子Q1、Q2をオン・オフ制
御するための制御回路９は、出力平滑整流回路７の出力
電圧を検出する電圧検出回路10と、この電圧検出回路10
から得られる検出電圧と基準電圧源11の基準電圧との差
に対応する出力を得るための誤差増幅器12と、この誤差
増幅器12の出力電圧に対応した周波数信号を出力するVC
O（電圧制御発振器）13と、このVCO13の出力周波数でス
イツチング素子Q1、Q2を交互にオン・オフ制御するため
のスイツチ制御信号形成回路14とから成る。スイツチ制
御信号形成回路14はVCOの出力に基づいて第１のスイツ
チング素子Q1の制御信号を形成し、又この反転信号で第
２のスイツチング素子Q2の制御を形成し、各スイツチン
グ素子Q1、Q2即ちトランジスタのベースに供給するもの
である。
御するための制御回路９は、出力平滑整流回路７の出力
電圧を検出する電圧検出回路10と、この電圧検出回路10
から得られる検出電圧と基準電圧源11の基準電圧との差
に対応する出力を得るための誤差増幅器12と、この誤差
増幅器12の出力電圧に対応した周波数信号を出力するVC
O（電圧制御発振器）13と、このVCO13の出力周波数でス
イツチング素子Q1、Q2を交互にオン・オフ制御するため
のスイツチ制御信号形成回路14とから成る。スイツチ制
御信号形成回路14はVCOの出力に基づいて第１のスイツ
チング素子Q1の制御信号を形成し、又この反転信号で第
２のスイツチング素子Q2の制御を形成し、各スイツチン
グ素子Q1、Q2即ちトランジスタのベースに供給するもの
である。
スイツチング素子Q1、Q2は、直列共振回路の共振周波数
よりも低い周波数で第12図（Ａ）（Ｂ）に示すように交
互にオン・オフ制御される。第１のスイツチング素子Q1
がオン、第２のスイツチング素子Q2がオフの期間（第７
図のt1〜t3）では、まず、直列共振に基づく電流Ｉが、
コンデンサC1、電源2a、第１のスイツチング素子Q1、１
次巻線N1、インダクタンス素子L1から成る回路で流れ
る。コンデンサC1の電圧は、第12図（Ｃ）に示すように
t1時点でほぼ−Ｅであるが、零に向つて減少し、しかる
後ほぼ＋Ｅになる。コンデンサC1及びインダクタンス素
子L1を通つて流れる電流Ｉは、第12図（Ｄ）に示すよう
にコンデンサ電圧VCが零になる時点で正の最大値にな
り、その後減少する。t2〜t3で示すコンデンサC1の放電
期間においては、コンデンサC1、インダクタンス素子
L1、１次巻線N1、ダイオードD1、電源2aから成る回路で
逆方向電流が流れる。第２のスイツチング素子Q2がオン
になるt3〜t4期間においてもt1〜t3期間と同様な動作が
生じる。
よりも低い周波数で第12図（Ａ）（Ｂ）に示すように交
互にオン・オフ制御される。第１のスイツチング素子Q1
がオン、第２のスイツチング素子Q2がオフの期間（第７
図のt1〜t3）では、まず、直列共振に基づく電流Ｉが、
コンデンサC1、電源2a、第１のスイツチング素子Q1、１
次巻線N1、インダクタンス素子L1から成る回路で流れ
る。コンデンサC1の電圧は、第12図（Ｃ）に示すように
t1時点でほぼ−Ｅであるが、零に向つて減少し、しかる
後ほぼ＋Ｅになる。コンデンサC1及びインダクタンス素
子L1を通つて流れる電流Ｉは、第12図（Ｄ）に示すよう
にコンデンサ電圧VCが零になる時点で正の最大値にな
り、その後減少する。t2〜t3で示すコンデンサC1の放電
期間においては、コンデンサC1、インダクタンス素子
L1、１次巻線N1、ダイオードD1、電源2aから成る回路で
逆方向電流が流れる。第２のスイツチング素子Q2がオン
になるt3〜t4期間においてもt1〜t3期間と同様な動作が
生じる。
ところで、共振型スイツチング電源回路の出力電圧又は
電力の制御は、周波数制御方式で行われる。即ち、第１
及び第２のスイツチング素子Q1、Q2のオン・オフ制御の
周波数を変えることによつて負荷８の電圧を変える。従
つて、最低周波数で回路定数を決めなければならず、損
失を大幅に低減することが困難になつた。また、ダイオ
ードD1がt2〜t3でオンしている状態において、第２のス
イツチング素子Q2がオンになると、ダイオードD1の蓄積
キヤリアに基づくリカバリー電流（短絡電流）がスイツ
チング素子Q2に流れ込む。このリカバリー電流（短絡電
流）が第２のスイツチング素子Q2のコレクタ・エミツタ
間電圧がＥボルトから零ボルトに変化する期間に流れる
ので、損失となり、効率が低下する。ダイオードD1、D2
を省くとリカバリー電流（短絡電流）による損失が生じ
なくなるが、コンデンサC1がＥよりも高くなる。即ち、
電源投入時、負荷急変時等における第１及び第２のスイ
ツチング素子Q1、Q2に流れる共振電流のアンバランスに
よつてコンデンサC1の電圧がＥよりも高くなり、スイツ
チング素子Q1、Q2及びダイオードD1、D2に耐圧の高いも
のを使用することが必要になる。高耐圧のスイツチング
素子Q1、Q2及びダイオードD1、D2を使用すると、オン時
における抵抗（電圧降下）が大きくなり、損失も多くな
るので、共振型に基づく損失低減効果が期待出来なくな
る。
電力の制御は、周波数制御方式で行われる。即ち、第１
及び第２のスイツチング素子Q1、Q2のオン・オフ制御の
周波数を変えることによつて負荷８の電圧を変える。従
つて、最低周波数で回路定数を決めなければならず、損
失を大幅に低減することが困難になつた。また、ダイオ
ードD1がt2〜t3でオンしている状態において、第２のス
イツチング素子Q2がオンになると、ダイオードD1の蓄積
キヤリアに基づくリカバリー電流（短絡電流）がスイツ
チング素子Q2に流れ込む。このリカバリー電流（短絡電
流）が第２のスイツチング素子Q2のコレクタ・エミツタ
間電圧がＥボルトから零ボルトに変化する期間に流れる
ので、損失となり、効率が低下する。ダイオードD1、D2
を省くとリカバリー電流（短絡電流）による損失が生じ
なくなるが、コンデンサC1がＥよりも高くなる。即ち、
電源投入時、負荷急変時等における第１及び第２のスイ
ツチング素子Q1、Q2に流れる共振電流のアンバランスに
よつてコンデンサC1の電圧がＥよりも高くなり、スイツ
チング素子Q1、Q2及びダイオードD1、D2に耐圧の高いも
のを使用することが必要になる。高耐圧のスイツチング
素子Q1、Q2及びダイオードD1、D2を使用すると、オン時
における抵抗（電圧降下）が大きくなり、損失も多くな
るので、共振型に基づく損失低減効果が期待出来なくな
る。
そこで、本発明の目的は効率の良い共振型スイツチング
電源回路を提供することにある。
電源回路を提供することにある。
上記目的を達成するための本発明は、第１の端子と第２
の端子と前記第１及び第２の端子の中点電位を与える第
３の端子とを有する直流電源回路と、前記第１の端子と
前記第２の端子との間に互いに直列になるように接続さ
れた第１及び第２のスイツチング素子と、前記第１及び
第２のスイツチング素子を一定の周期で交互にオン・オ
フ制御するための制御回路と、一端が前記第３の端子に
接続されている共振用コンデンサと、前記共振用コンデ
ンサの他端と前記第１及び第２のスイツチング素子の接
続中点との間に接続された共振用インダクタンス素子
と、前記インダクタンス素子に直列に接続されているか
又は前記インダクタンス素子に電磁結合されている負荷
回路とから成る共振型スイツチング電源回路において、
前記コンデンサに並列に接続されたコンデンサ短絡用ス
イッチング素子と、前記第１及び第２のスイッチング素
子の内の少なくとも一方のオン期間の中間領域で前記コ
ンデンサ短絡用スイッチング素子をオン状態にすると共
に、前記負荷回路の電圧を制御する時にオン状態の時間
幅を制御するように形成されたコンデンサ短絡用スイッ
チング素子の制御回路とを備えていることを特徴とする
共振型スイッチング電源回路に係わるものである。
の端子と前記第１及び第２の端子の中点電位を与える第
３の端子とを有する直流電源回路と、前記第１の端子と
前記第２の端子との間に互いに直列になるように接続さ
れた第１及び第２のスイツチング素子と、前記第１及び
第２のスイツチング素子を一定の周期で交互にオン・オ
フ制御するための制御回路と、一端が前記第３の端子に
接続されている共振用コンデンサと、前記共振用コンデ
ンサの他端と前記第１及び第２のスイツチング素子の接
続中点との間に接続された共振用インダクタンス素子
と、前記インダクタンス素子に直列に接続されているか
又は前記インダクタンス素子に電磁結合されている負荷
回路とから成る共振型スイツチング電源回路において、
前記コンデンサに並列に接続されたコンデンサ短絡用ス
イッチング素子と、前記第１及び第２のスイッチング素
子の内の少なくとも一方のオン期間の中間領域で前記コ
ンデンサ短絡用スイッチング素子をオン状態にすると共
に、前記負荷回路の電圧を制御する時にオン状態の時間
幅を制御するように形成されたコンデンサ短絡用スイッ
チング素子の制御回路とを備えていることを特徴とする
共振型スイッチング電源回路に係わるものである。
請求項２に示すようにクランプ用ダイオードを接続する
ことが望ましい。
ことが望ましい。
請求項３に示すように第１〜第４のスイツチング素子を
ブリツジ型に接続する場合にも請求項１の技術思想を適
用することができる。
ブリツジ型に接続する場合にも請求項１の技術思想を適
用することができる。
請求項４に示すように、請求項３の回路にクランプ用ダ
イオードを付加することが望ましい。
イオードを付加することが望ましい。
請求項５に示すように１つのダイオードに並列にコンデ
ンサを接続する変形ハーフブリツジ型の回路にも請求項
１の技術思想を適用することができる。
ンサを接続する変形ハーフブリツジ型の回路にも請求項
１の技術思想を適用することができる。
請求項６に示すように２つのダイオードにコンデンサを
それぞれ並列接続する回路にも請求項１の技術思想を適
用することができる。
それぞれ並列接続する回路にも請求項１の技術思想を適
用することができる。
請求項７に示すように並列型のスイツチング回路にも請
求項１の技術思想を適用することができる。
求項１の技術思想を適用することができる。
各請求項に従う発明において、コンデンサを短絡させる
ためのスイツチング素子のオン時間幅を制御することに
よつて１周期中に電源から共振回路に供給する電力量が
制御される。これにより、出力電力、又は電圧又は電流
の制御スイツチング周波数固定状態で行うことが可能に
なる。
ためのスイツチング素子のオン時間幅を制御することに
よつて１周期中に電源から共振回路に供給する電力量が
制御される。これにより、出力電力、又は電圧又は電流
の制御スイツチング周波数固定状態で行うことが可能に
なる。
請求項２、４、５、６に従う発明ではコンデンサの電圧
の上昇をダイオードで抑制することができる。
の上昇をダイオードで抑制することができる。
〔第１の実施例〕 次に、第１図及び第２図を参照して本発明の第１の実施
例に係わる共振型スイツチング電源回路即ち共振型DC−
DCコンバータを説明する。但し、第１図において第11図
と実質的に同一の部分には同一の符号を付してその説明
を省略する。
例に係わる共振型スイツチング電源回路即ち共振型DC−
DCコンバータを説明する。但し、第１図において第11図
と実質的に同一の部分には同一の符号を付してその説明
を省略する。
第１図の本実施例の共振型スイツチング電源回路は、コ
ンデンサC1に並列接続された第１及び第２のコンデンサ
制御用スイツチング素子S1、S2を有し、更に、コンデン
サC1の右端15と電源１の第１の端子３との間及びコンデ
ンサC1の右端15と電源１の第２の端子４との間にそれぞ
れ接続された第１及び第２のクランプ用ダイオード16、
17を有する。第１図の第１及び第２のスイツチング素子
Q1、Q2は出力電圧の変化に無関係に一定の周波数で交互
にオン・オフ制御される。
ンデンサC1に並列接続された第１及び第２のコンデンサ
制御用スイツチング素子S1、S2を有し、更に、コンデン
サC1の右端15と電源１の第１の端子３との間及びコンデ
ンサC1の右端15と電源１の第２の端子４との間にそれぞ
れ接続された第１及び第２のクランプ用ダイオード16、
17を有する。第１図の第１及び第２のスイツチング素子
Q1、Q2は出力電圧の変化に無関係に一定の周波数で交互
にオン・オフ制御される。
18はのこぎり波（三角波）発生器であつて、この実施例
では第１及び第２のスイツチング素子Q1、Q2のオン・オ
フ繰返し周波数の２倍の周波数を有するのこぎり波を発
生する。19はスイツチ制御信号形成回路（スイツチ制御
回路）であつて、のこぎり波発生回路18から供給された
のこぎり波に同期した第２図（Ａ）（Ｂ）に示す固定の
周波数の方形波の制御信号を形成し、第１及び第２のス
イツチング素子Q1、Q2に供給する。なお、第２図（Ａ）
（Ｂ）の制御信号の周波数C1L1共振回路の共振周波数よ
りも低い。本実施例では出力電圧の制御を第１及び第２
のスイツチング素子Q1、Q2のオン・オフ繰返し周波数の
制御によつて行わずに、共振コンデンサC1の充放電制御
によつて行う。
では第１及び第２のスイツチング素子Q1、Q2のオン・オ
フ繰返し周波数の２倍の周波数を有するのこぎり波を発
生する。19はスイツチ制御信号形成回路（スイツチ制御
回路）であつて、のこぎり波発生回路18から供給された
のこぎり波に同期した第２図（Ａ）（Ｂ）に示す固定の
周波数の方形波の制御信号を形成し、第１及び第２のス
イツチング素子Q1、Q2に供給する。なお、第２図（Ａ）
（Ｂ）の制御信号の周波数C1L1共振回路の共振周波数よ
りも低い。本実施例では出力電圧の制御を第１及び第２
のスイツチング素子Q1、Q2のオン・オフ繰返し周波数の
制御によつて行わずに、共振コンデンサC1の充放電制御
によつて行う。
出力整流平滑回路７は４つのダイオード20、21、22、23
と、平滑用コンデンサ24とから成り、トランスＴの２次
巻線N2と負荷８との間に接続されている。出力整流平滑
回路７の出力電圧は検出回路10で検出され、誤差増幅器
12の入力となり、基準電圧源11の基準電圧と比較され
る。PWM（パルス幅変調）パルス形成回路25は、のこぎ
り波発生回路18と誤差増幅器12とに接続され、のこぎり
波と誤差出力とを比較してPWMパルスを出力する電圧比
較器を含んでおり、第２図（Ｃ）（Ｄ）に示すPWMパル
スを発生する。なお、のこぎり波は第２図（Ａ）〜
（Ｄ）に示すパルスの繰返し周波数の２倍の周波数を有
するので、比較器の出力を交互に分配することによつて
第２図（Ｃ）（Ｄ）に示す180度位相差の２つのPWMパル
ス列を得る。PWMパルス形成回路25の出力ラインは第１
及び第２のコンデンサ制御スイツチング素子S1、S2に供
給される。なお、のこぎり波発生回路18の周波数が第１
及び第２のスイツチング素子Q1、Q2のスイツチング周波
数と同一になるように構成することも可能である。
と、平滑用コンデンサ24とから成り、トランスＴの２次
巻線N2と負荷８との間に接続されている。出力整流平滑
回路７の出力電圧は検出回路10で検出され、誤差増幅器
12の入力となり、基準電圧源11の基準電圧と比較され
る。PWM（パルス幅変調）パルス形成回路25は、のこぎ
り波発生回路18と誤差増幅器12とに接続され、のこぎり
波と誤差出力とを比較してPWMパルスを出力する電圧比
較器を含んでおり、第２図（Ｃ）（Ｄ）に示すPWMパル
スを発生する。なお、のこぎり波は第２図（Ａ）〜
（Ｄ）に示すパルスの繰返し周波数の２倍の周波数を有
するので、比較器の出力を交互に分配することによつて
第２図（Ｃ）（Ｄ）に示す180度位相差の２つのPWMパル
ス列を得る。PWMパルス形成回路25の出力ラインは第１
及び第２のコンデンサ制御スイツチング素子S1、S2に供
給される。なお、のこぎり波発生回路18の周波数が第１
及び第２のスイツチング素子Q1、Q2のスイツチング周波
数と同一になるように構成することも可能である。
第１図の回路の動作を第２図を参照して説明すると、第
２図（Ａ）に示すようにt0時点で第１のスイツチング素
子Q1がオンになつた時には従来の回路と同様に共振によ
る電流Ｉが第２図（Ｅ）に示すように流れ始める。これ
により、コンデンサC1の電圧が第２図（Ｆ）に示すよう
に−E/2から０に向つて変化する。なお、コンデンサC1
の充電電圧の変化範囲は、クランプ用ダイオード16、17
の働きで−E/2から＋E/2までとなる。t0時点で第１のコ
ンデンサ制御用スイツチング素子S1が第２図（Ｃ）のパ
ルスでオン制御されているが、コンデンサC1の左端が正
になるように充電されているために、第１のコンデンサ
制御用スイツチング素子S1が逆バイアス状態にあり、t0
〜t1期間はオフに保たれる。電源回路１の第１の端子
３、第１のスイツチング素子Q1、トランスＴ、インダク
タンス素子L1、コンデンサC1の回路でコンデンサC1の逆
充電が進み、t1時点で充電電圧が零になると、第１のコ
ンデンサ制御用スイツチング素子S1の逆バイアスが解除
され、これがオン状態になる。この結果、スイツチング
素子Q1、Q2、S1、S2の電圧降下を無視して考えると、コ
ンデンサC1の充電電圧は第２図（Ｃ）のパルスが終了す
るt2時点まで零に保たれる。t1〜t2期間にはインダクタ
ンス素子L1に制限された電流が第２図（Ｅ）に示すよう
に流れ続ける。t2時点で第１のコンデンサ制御用スイツ
チング素子S1がオフに転換すると、C1L1共振回路に基づ
く電流が流れ始め、コンデンサC1の電圧は第２図（Ｆ）
に示すように正方向に上昇し、電流Ｉは徐々に減少す
る。t3時点でコンデンサC1の電圧がE/2よりも僅かに高
くなるとクランプ用ダイオード16がオンになり、コンデ
ンサC1の電圧はほぼE/2にクランプされる。t3〜t4期間
ではインダクタンス素子L1のエネルギの放出で電流が流
れるが、第２図（Ｅ）に示すように徐々に減少し、t4で
零になる。第１図では第１及び第２のスイツチング素子
Q1、Q2にダイオードが逆並列接続されていないが、第11
図に示すようにダイオードD1、D2が接続されている場合
又はFETのためにダイオードが内蔵されている場合であ
つても、第１図ではコンデンサC1の電圧がE/2にクラン
プされているために、t3〜t5の期間に第１及び第２のス
イツチング素子Q1、Q2に並列のダイオードがオンになら
ない。従つて、第２図のt5時点での第１及び第２のスイ
ツチング素子Q1、Q2の切換時にダイオードの蓄積キヤリ
アに基づく過大電流が流れない。
２図（Ａ）に示すようにt0時点で第１のスイツチング素
子Q1がオンになつた時には従来の回路と同様に共振によ
る電流Ｉが第２図（Ｅ）に示すように流れ始める。これ
により、コンデンサC1の電圧が第２図（Ｆ）に示すよう
に−E/2から０に向つて変化する。なお、コンデンサC1
の充電電圧の変化範囲は、クランプ用ダイオード16、17
の働きで−E/2から＋E/2までとなる。t0時点で第１のコ
ンデンサ制御用スイツチング素子S1が第２図（Ｃ）のパ
ルスでオン制御されているが、コンデンサC1の左端が正
になるように充電されているために、第１のコンデンサ
制御用スイツチング素子S1が逆バイアス状態にあり、t0
〜t1期間はオフに保たれる。電源回路１の第１の端子
３、第１のスイツチング素子Q1、トランスＴ、インダク
タンス素子L1、コンデンサC1の回路でコンデンサC1の逆
充電が進み、t1時点で充電電圧が零になると、第１のコ
ンデンサ制御用スイツチング素子S1の逆バイアスが解除
され、これがオン状態になる。この結果、スイツチング
素子Q1、Q2、S1、S2の電圧降下を無視して考えると、コ
ンデンサC1の充電電圧は第２図（Ｃ）のパルスが終了す
るt2時点まで零に保たれる。t1〜t2期間にはインダクタ
ンス素子L1に制限された電流が第２図（Ｅ）に示すよう
に流れ続ける。t2時点で第１のコンデンサ制御用スイツ
チング素子S1がオフに転換すると、C1L1共振回路に基づ
く電流が流れ始め、コンデンサC1の電圧は第２図（Ｆ）
に示すように正方向に上昇し、電流Ｉは徐々に減少す
る。t3時点でコンデンサC1の電圧がE/2よりも僅かに高
くなるとクランプ用ダイオード16がオンになり、コンデ
ンサC1の電圧はほぼE/2にクランプされる。t3〜t4期間
ではインダクタンス素子L1のエネルギの放出で電流が流
れるが、第２図（Ｅ）に示すように徐々に減少し、t4で
零になる。第１図では第１及び第２のスイツチング素子
Q1、Q2にダイオードが逆並列接続されていないが、第11
図に示すようにダイオードD1、D2が接続されている場合
又はFETのためにダイオードが内蔵されている場合であ
つても、第１図ではコンデンサC1の電圧がE/2にクラン
プされているために、t3〜t5の期間に第１及び第２のス
イツチング素子Q1、Q2に並列のダイオードがオンになら
ない。従つて、第２図のt5時点での第１及び第２のスイ
ツチング素子Q1、Q2の切換時にダイオードの蓄積キヤリ
アに基づく過大電流が流れない。
第２図のt5〜t6期間には第２のスイツチング素子Q2がオ
ン制御され、t0〜t5期間と同様な動作が生じる。勿論こ
の期間の電流Ｉ、電圧VCの向きはt0〜t5期間と逆にな
る。
ン制御され、t0〜t5期間と同様な動作が生じる。勿論こ
の期間の電流Ｉ、電圧VCの向きはt0〜t5期間と逆にな
る。
出力電圧が変動すると、誤差増幅器12の出力が変化し、
第２図（Ｃ）（Ｄ）のパルスの後縁が変化し、第２図の
t1〜t2期間も変化する。この結果、第１のスイツチング
素子Q1の固定されたオン期間t0〜t5内における電源回路
１からのエネルギー供給時間及び量が変化し、出力整流
平滑回路７に与えられる電力量も変化し、出力電圧が変
化する。
第２図（Ｃ）（Ｄ）のパルスの後縁が変化し、第２図の
t1〜t2期間も変化する。この結果、第１のスイツチング
素子Q1の固定されたオン期間t0〜t5内における電源回路
１からのエネルギー供給時間及び量が変化し、出力整流
平滑回路７に与えられる電力量も変化し、出力電圧が変
化する。
上述のように、本方式は周波数一定制御方式であるの
で、トランスＴ等を最適設計することが可能になり、効
率の高い共振型スイツチング電源回路を提供することが
できる。
で、トランスＴ等を最適設計することが可能になり、効
率の高い共振型スイツチング電源回路を提供することが
できる。
また、クランプ用ダイオード16、17の働きにより、コン
デンサC1の電圧が−E/2〜＋E/2に制限されるため、第１
及び第２のスイツチング素子Q1、Q2の耐圧を下げること
が可能になり、これに基づく電力損失低減効果も生じ
る。また、第１及び第２のスイツチング素子Q1、Q2に逆
並列にダイオードを接続しなくても、コンデンサC1の電
圧上昇を抑えることが可能になり、且つダイオードの蓄
積キヤリアによる過大電流の問題も前述したように解決
される。
デンサC1の電圧が−E/2〜＋E/2に制限されるため、第１
及び第２のスイツチング素子Q1、Q2の耐圧を下げること
が可能になり、これに基づく電力損失低減効果も生じ
る。また、第１及び第２のスイツチング素子Q1、Q2に逆
並列にダイオードを接続しなくても、コンデンサC1の電
圧上昇を抑えることが可能になり、且つダイオードの蓄
積キヤリアによる過大電流の問題も前述したように解決
される。
〔第２の実施例〕 次に、第３図及び第４図を参照して本発明の第２の実施
例に係わる共振型スイツチング電源回路を説明する。但
し、第３図において、第１図と実質的に同一部分には同
一の符号を付してその説明を省略する。この実施例では
第１〜第４のスイツチング素子Q1〜Q4でスイツチング回
路がフルブリツジ型に構成されている。第３及び第４の
スイツチング素子Q3、Q4は第１図のコンデンサ2a、2bの
位置に接続されている。第１〜第４のスイツチング素子
Q1〜Q4は第４図（Ａ）〜（Ｄ）に示すように制御され、
第１及び第２のコンデンサ制御用スイツチング素子S1、
S2は第４図（Ｅ）（Ｆ）に示すように制御される。
例に係わる共振型スイツチング電源回路を説明する。但
し、第３図において、第１図と実質的に同一部分には同
一の符号を付してその説明を省略する。この実施例では
第１〜第４のスイツチング素子Q1〜Q4でスイツチング回
路がフルブリツジ型に構成されている。第３及び第４の
スイツチング素子Q3、Q4は第１図のコンデンサ2a、2bの
位置に接続されている。第１〜第４のスイツチング素子
Q1〜Q4は第４図（Ａ）〜（Ｄ）に示すように制御され、
第１及び第２のコンデンサ制御用スイツチング素子S1、
S2は第４図（Ｅ）（Ｆ）に示すように制御される。
第４図のt0〜t1期間中における共振回路の電流Ｉは、
Q1、N1、L1、C1、Q4から成る回路で流れ、t1〜t2期間中
における共振回路の電流Ｉは、Q3、C1、L1、N1、Q2から
成る回路で流れる。共振による電流Ｉ及び電圧VCの変化
の原理は第１図と同一である。また、出力電圧調整方式
の原理も第１図と同一であり、第４図（Ｅ）（Ｆ）に示
す第１及び第２のコンデンサ制御用スイツチング素子
S1、S2のオン時間幅を変えることによつてコンデンサC1
の電圧が零になる時間幅が変化し、出力電圧が変化す
る。従つて、本実施例によつても、第１の実施例と同一
の作用効果を得ることができる。
Q1、N1、L1、C1、Q4から成る回路で流れ、t1〜t2期間中
における共振回路の電流Ｉは、Q3、C1、L1、N1、Q2から
成る回路で流れる。共振による電流Ｉ及び電圧VCの変化
の原理は第１図と同一である。また、出力電圧調整方式
の原理も第１図と同一であり、第４図（Ｅ）（Ｆ）に示
す第１及び第２のコンデンサ制御用スイツチング素子
S1、S2のオン時間幅を変えることによつてコンデンサC1
の電圧が零になる時間幅が変化し、出力電圧が変化す
る。従つて、本実施例によつても、第１の実施例と同一
の作用効果を得ることができる。
〔第３の実施例〕 次に、第５図及び第６図を参照して本発明の第３の実施
例の共振型スイツチング電源回路を説明する。但し、第
５図において第１図及び第３図と実質的に同一の部分に
は同一符号を付してその説明を省略する。
例の共振型スイツチング電源回路を説明する。但し、第
５図において第１図及び第３図と実質的に同一の部分に
は同一符号を付してその説明を省略する。
この実施例では第１及び第２のスイツチング素子Q1、Q2
の接続中点６と第１及び第２のダイオード16、17の接続
中点15との間にトランスＴとインダクタンス素子L1とが
接続され、第２のダイオード17に並列にコンデンサC1と
この制御用スイツチング素子S1とが接続されている。
の接続中点６と第１及び第２のダイオード16、17の接続
中点15との間にトランスＴとインダクタンス素子L1とが
接続され、第２のダイオード17に並列にコンデンサC1と
この制御用スイツチング素子S1とが接続されている。
第１及び第２のスイツチング素子Q1、Q2は第６図（Ａ）
（Ｂ）に示すように第１図の回路と同様に一定の周波数
で交互にオン・オフ制御される。コンデンサ制御用スイ
ツチング素子S1は第６図（Ｃ）に示すPWMパルスで制御
される。第６図のt0時点でＩ＝０、VC＝０であるとすれ
ば、t0〜t1期間ではQ1、Q3がオン、Q2がオフであるの
で、電流Ｉは零から直線上に上昇する。なお、この電流
ＩはQ1、N1、L1、S1の回路で流れる。
（Ｂ）に示すように第１図の回路と同様に一定の周波数
で交互にオン・オフ制御される。コンデンサ制御用スイ
ツチング素子S1は第６図（Ｃ）に示すPWMパルスで制御
される。第６図のt0時点でＩ＝０、VC＝０であるとすれ
ば、t0〜t1期間ではQ1、Q3がオン、Q2がオフであるの
で、電流Ｉは零から直線上に上昇する。なお、この電流
ＩはQ1、N1、L1、S1の回路で流れる。
t1〜t2期間では、Q1がオン、Q2、Q3がオフであり、Q1、
N1、L1、C1の回路で電流Ｉが流れる。
N1、L1、C1の回路で電流Ｉが流れる。
t2〜t3期間では、コンデンサC1の充電電圧VCが電源電圧
Ｅよりも僅かに高くなつているために、第１のダイオー
ド16がオンになり、コンデンサC1の電圧VCがほぼ電源電
圧Ｅにクランプされる。インダクタンス素子L1の蓄積エ
ネルギの放出はt3時点よりも前に終了し、電流Ｉはt3で
零である。従つて、第２のスイツチング素子Q2が電流零
の状態でオンに転換する。
Ｅよりも僅かに高くなつているために、第１のダイオー
ド16がオンになり、コンデンサC1の電圧VCがほぼ電源電
圧Ｅにクランプされる。インダクタンス素子L1の蓄積エ
ネルギの放出はt3時点よりも前に終了し、電流Ｉはt3で
零である。従つて、第２のスイツチング素子Q2が電流零
の状態でオンに転換する。
t3〜t4期間では、Q2がオン、Q1、Q3がオフであるので、
C1、L1、N1、Q2の閉回路が形成され、コンデンサC1の放
電が起きる。t4時点になつてコンデンサC1の電圧が零に
なり、その後逆方向に充電されるとダイオード17がオン
になり、コンデンサC1の電圧VCはほぼ零になる。コンデ
ンサ制御用スイツチング素子S1を駆動するための第６図
（Ｃ）のパルスの後縁を制御すると、１サイクル（t0〜
t5）中に電源回路１から供給される電力量が変化し、出
力電圧も変化する。従つて、第１及び第２の実施例と同
一の作用効果を得ることができる。
C1、L1、N1、Q2の閉回路が形成され、コンデンサC1の放
電が起きる。t4時点になつてコンデンサC1の電圧が零に
なり、その後逆方向に充電されるとダイオード17がオン
になり、コンデンサC1の電圧VCはほぼ零になる。コンデ
ンサ制御用スイツチング素子S1を駆動するための第６図
（Ｃ）のパルスの後縁を制御すると、１サイクル（t0〜
t5）中に電源回路１から供給される電力量が変化し、出
力電圧も変化する。従つて、第１及び第２の実施例と同
一の作用効果を得ることができる。
〔第４の実施例〕 次に、第７図及び第８図を参照して第４の実施例の共振
型スイツチング電源回路を説明する。但し、第７図にお
いて、第１図、第３図、第５図と実質的に同一の部分に
は同一の符号を付してその説明を省略する。第７図の回
路は第５図のダイオード16に対して並列にコンデンサC2
とコンデンサ制御用スイツチング素子S2とを接続した回
路と同一である。
型スイツチング電源回路を説明する。但し、第７図にお
いて、第１図、第３図、第５図と実質的に同一の部分に
は同一の符号を付してその説明を省略する。第７図の回
路は第５図のダイオード16に対して並列にコンデンサC2
とコンデンサ制御用スイツチング素子S2とを接続した回
路と同一である。
第８図のt0〜t3期間の動作は第６図のt0〜t3期間と同一
である。t3〜t6期間は、t0〜t3期間の反対極性の動作で
あり、t3〜t4でQ1、S1がオフ、Q2及びS2がオンになり、
t4〜t6期間でQ1、S1、S2がオフ、Q2がオンになり、電流
Ｉは第８図（Ｅ）に示すように対称的に変化し、コンデ
ンサC1の電圧は第８図（Ｆ）に示すように変化する。第
１及び第２のコンデンサ制御用スイツチング素子S1、S2
は第８図（Ｃ）（Ｄ）のPWMパルスで制御されるため、
出力電圧が第１、第２及び第３の実施例と同様に制御さ
れ、同様な作用効果が得られる。
である。t3〜t6期間は、t0〜t3期間の反対極性の動作で
あり、t3〜t4でQ1、S1がオフ、Q2及びS2がオンになり、
t4〜t6期間でQ1、S1、S2がオフ、Q2がオンになり、電流
Ｉは第８図（Ｅ）に示すように対称的に変化し、コンデ
ンサC1の電圧は第８図（Ｆ）に示すように変化する。第
１及び第２のコンデンサ制御用スイツチング素子S1、S2
は第８図（Ｃ）（Ｄ）のPWMパルスで制御されるため、
出力電圧が第１、第２及び第３の実施例と同様に制御さ
れ、同様な作用効果が得られる。
〔変形例〕 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
（１） 第９図に示すようにトランスＴの１次巻線にセ
ンタタツプを設け、このセンタタツプと第３の端子５と
の間にインダクタンス素子L1とコンデンサC1との共振回
路を接続し、第１の端子３とセンタタツプとの間に第１
のスイツチング素子Q1を介して１次巻線の半分N1aを接
続し、第２の端子４とセンタタツプとの間に第２のスイ
ツチング素子Q2を介して１次巻線の残りの半分N1bを接
続し、第１及び第２のスイツチング素子Q1、Q2と第１及
び第２のコンデンサ制御用スイツチング素子S1、S2とを
第１図と同様に制御してもよい。
ンタタツプを設け、このセンタタツプと第３の端子５と
の間にインダクタンス素子L1とコンデンサC1との共振回
路を接続し、第１の端子３とセンタタツプとの間に第１
のスイツチング素子Q1を介して１次巻線の半分N1aを接
続し、第２の端子４とセンタタツプとの間に第２のスイ
ツチング素子Q2を介して１次巻線の残りの半分N1bを接
続し、第１及び第２のスイツチング素子Q1、Q2と第１及
び第２のコンデンサ制御用スイツチング素子S1、S2とを
第１図と同様に制御してもよい。
（２） コンデンサC1を制御するためのスイツチング素
子S1、S2を第10図に示すように２つのFET31、32と２つ
のダイオード33、34とで構成してもよい。
子S1、S2を第10図に示すように２つのFET31、32と２つ
のダイオード33、34とで構成してもよい。
（３） 第１〜第４のスイツチング素子Q1〜Q4をFETと
してもよい。
してもよい。
（４） 第１図、及び第３図の第１及び第２のスイツチ
ング素子Q1、Q2に逆並列にダイオードを接続してもよ
い。
ング素子Q1、Q2に逆並列にダイオードを接続してもよ
い。
（５） 第１図の電源回路１を２個のE/2の電源によつ
て構成することができる。
て構成することができる。
（６） S1、S2を制御するためのPWMパルスを例えば第
２図のt1〜t2期間に対応するパルス幅を有するものにし
てもよい。
２図のt1〜t2期間に対応するパルス幅を有するものにし
てもよい。
（７） トランスＴが大きなインダクタンスを有する場
合にはこれを共振用のインダクタンスに兼用し、インダ
クタンス素子L1を省いてもよい。
合にはこれを共振用のインダクタンスに兼用し、インダ
クタンス素子L1を省いてもよい。
（８） トランスＴの位置に負荷８を直接に接続し、負
荷８に交流を供給する場合にも適用可能である。
荷８に交流を供給する場合にも適用可能である。
上述のようにいずれの請求項の発明によつてもスイツチ
ング周波数を固定した状態で電力又は電圧又は電流を調
整することが可能になる。また、請求項２、４、５、６
によれば、コンデンサの電圧の上昇を抑えることができ
ると共に、スイツチング素子のオン・オフ切換時の電力
損失の低減を図ることができる。
ング周波数を固定した状態で電力又は電圧又は電流を調
整することが可能になる。また、請求項２、４、５、６
によれば、コンデンサの電圧の上昇を抑えることができ
ると共に、スイツチング素子のオン・オフ切換時の電力
損失の低減を図ることができる。
第１図は本発明の第１の実施例の共振型スイツチング電
源回路を示す回路図、 第２図は第１図の各部の状態を原理的に示す波形図、 第３図は第２の実施例の共振型スイツチング電源回路を
示す回路図、 第４図は第３図の各部の状態を原理的に示す波形図、 第５図は第３図の実施例の共振型スイツチング電源回路
を示す回路図、 第６図は第５図の各部の状態を原理的に示す波形図、 第７図は第４の実施例の共振型スイツチング電源回路を
示す波形図、 第８図は第７図の各部の状態を原理的に示す波形図、 第９図は変形例の共振型スイツチング電源回路を示す回
路図、 第10図は変形例のコンデンサ制御用スイツチ回路を示す
回路図、 第11図は従来の共振型スイツチング電源回路を示す回路
図、 第12図は第11図の各部の状態を原理的に示す波形図であ
る。 １……直流電源回路、３……第１の端子、４……第２の
端子、Q1……第１のスイツチング素子、Q2……第２のス
イツチング素子、C1……共振用コンデンサ、L1……直列
共振用インダクタンス素子、S1,S2……コンデンサ制御
用スイツチング素子。
源回路を示す回路図、 第２図は第１図の各部の状態を原理的に示す波形図、 第３図は第２の実施例の共振型スイツチング電源回路を
示す回路図、 第４図は第３図の各部の状態を原理的に示す波形図、 第５図は第３図の実施例の共振型スイツチング電源回路
を示す回路図、 第６図は第５図の各部の状態を原理的に示す波形図、 第７図は第４の実施例の共振型スイツチング電源回路を
示す波形図、 第８図は第７図の各部の状態を原理的に示す波形図、 第９図は変形例の共振型スイツチング電源回路を示す回
路図、 第10図は変形例のコンデンサ制御用スイツチ回路を示す
回路図、 第11図は従来の共振型スイツチング電源回路を示す回路
図、 第12図は第11図の各部の状態を原理的に示す波形図であ
る。 １……直流電源回路、３……第１の端子、４……第２の
端子、Q1……第１のスイツチング素子、Q2……第２のス
イツチング素子、C1……共振用コンデンサ、L1……直列
共振用インダクタンス素子、S1,S2……コンデンサ制御
用スイツチング素子。
Claims (7)
- 【請求項１】第１の端子と第２の端子と前記第１及び第
２の端子の中点電位を与える第３の端子とを有する直流
電源回路と、 前記第１の端子と前記第２の端子との間に互いに直列に
なるように接続された第１及び第２のスイッチング素子
と、 前記第１及び第２のスイッチング素子を一定の周期で交
互にオン・オフ制御するための制御回路と、 一端が前記第３の端子に接続されている共振用コンデン
サと、 前記共振用コンデンサの他端と前記第１及び第２のスイ
ッチング素子の接続中点との間に接続された共振用イン
ダクタンス素子と、 前記インダクタンス素子に直列に接続されているか又は
前記インダクタンス素子に電磁結合されている負荷回路
と から成る共振型スイッチング電源回路において、 前記コンデンサに並列に接続されたコンデンサ短絡用ス
イッチング素子と、 前記第１及び第２のスイッチング素子の内の少なくとも
一方のオン期間の中間領域で前記コンデンサ短絡用スイ
ッチング素子をオン状態にすると共に、前記負荷回路の
電圧又は電流を制御する時に前記オン状態の時間幅を制
御するように形成されたコンデンサ短絡用スイッチング
素子の制御回路と を備えていることを特徴とする共振型スイッチング電源
回路。 - 【請求項２】更に、前記コンデンサの他端と前記電源回
路の第１及び第２の端子との間に前記コンデンサの電圧
をクランプするためのクランプ用素子をそれぞれ接続し
たことを特徴とする請求項１記載の共振型スイッチング
電源回路。 - 【請求項３】第１及び第２の端子を有する直流電源回路
と、 前記第１及び第２の端子の間に互いに直列になるように
接続された第１及び第２のスイッチング素子と、 前記第１及び第２の端子の間に互いに直列になるように
接続された第３及び第４のスイッチング素子と、 前記第１及び第４のスイッチング素子と前記第２及び第
３のスイッチング素子とを一定の周期で交互にオン・オ
フ制御するための制御回路と、 一端が前記第３及び第４のスイッチング素子の接続中点
に接続された共振用コンデンサと、 前記共振用コンデンサの他端と前記第１及び第２のスイ
ッチング素子の接続中点との間に接続された共振用イン
ダクタンス素子と、 前記インダクタンス素子に直列に接続されているか又は
前記インダクタンス素子に電磁結合されている負荷回路
と から成る共振型スイッチング電源回路において、 前記コンデンサに並列に接続されたコンデンサ短絡用ス
イッチング素子と、 前記第１及び第４のスイッチング素子のオン期間と前記
第２及び第３のスイッチング素子のオン期間との内の少
なくとも一方のオン期間の中間領域で前記コンデンサ短
絡用スイッチング素子をオン状態にすると共に、前記負
荷回路の電圧又は電流を制御する時に前記オン状態の時
間幅を制御するように形成されたコンデンサ短絡用スイ
ッチング素子の制御回路と を備えていることを特徴とする共振型スイッチング電源
回路。 - 【請求項４】更に、前記コンデンサの他端と前記電源回
路の第１及び第２の端子との間に前記コンデンサの電圧
をクランプするためのクランプ用素子をそれぞれ接続し
たことを特徴とする請求項３記載の共振型スイッチング
電源回路。 - 【請求項５】第１及び第２の端子を有する直流電源回路
と、 前記第１及び第２の端子との間に互いに直列になるよう
に接続された第１及び第２のスイッチング素子と、 前記第１及び第２のスイッチング素子を一定の周期で交
互にオン・オフ制御するための制御回路と、 前記第１及び第２の端子の間に互いに直列になるように
接続された第１及び第２のダイオードと、 前記第２のダイオードに並列に接続された共振用コンデ
ンサと、 前記第１及び第２のスイッチング素子の接続中点と前記
第１及び第２のダイオードの接続中点との間に接続され
た共振用インダクタンス素子と、 前記インダクタンス素子に直列に接続されているか又は
前記インダクタンス素子に電磁結合されている負荷回路
と から成る共振型スイッチング電源回路において、 前記コンデンサに並列に接続されたコンデンサ短絡用ス
イッチング素子と、 前記第１のスイッチング素子のオン期間の最初の領域で
前記コンデンサ短絡用スイッチング素子をオン状態にす
ると共に、前記負荷回路の電圧又は電流を制御する時に
オン状態の時間幅を制御するように形成されたコンデン
サ短絡用スイッチング素子の制御回路と を備えていることを特徴とする共振型スイッチング電源
回路。 - 【請求項６】第１及び第２の端子を有する直流電源回路
と、 前記第１及び第２の端子の間に互いに直列になるように
接続された第１及び第２のスイッチング素子と、 前記第１及び第２の端子の間に互いに直列になるように
接続された第１及び第２のダイオードと、 前記第１のスイッチング素子と前記第２のスイッチング
素子とを一定の周期で交互にオン・オフ制御するための
制御回路と、 前記第１及び第２のダイオードに並列に接続されている
第１及び第２のコンデンサと、 前記第１及び第２のスイッチング素子の接続中点と前記
第１及び第２のダイオードの接続中点との間に接続され
た共振用インダクタンス素子と、 前記インダクタンス素子に直列に接続されているか又は
前記インダクタンス素子に電磁結合されている負荷回路
と、 前記第１及び第２のコンデンサに並列に接続された第１
及び第２のコンデンサ短絡用スイッチング素子と、 前記第１及び第２のスイッチング素子のオン期間の最初
の領域で前記第２及び第１のコンデンサ短絡用スイッチ
ング素子をオン状態にすると共に、前記負荷回路の電圧
又は電流を制御する時に前記オン状態の時間幅を制御す
るように形成されたコンデンサ短絡用スイッチング素子
の制御回路と を備えていることを特徴とする共振型スイッチング電源
回路。 - 【請求項７】第１の端子と第２の端子と前記第１及び第
２の端子の中点電位を与える第３の端子とを有する直流
電源回路と、 センタタップを有する１次巻線を備えているトランス
と、 前記電源回路の前記第３の端子と前記１次巻線のセンタ
タップとの間に接続されたインダクタンス素子とコンデ
ンサとから成る直列共振回路と、 前記第１の端子と前記１次巻線の一端との間に接続され
た第１のスイッチング素子と、 前記第２の端子と前記１次巻線の他端との間に接続され
た第２のスイッチング素子と、 前記第１及び第２のスイッチング素子を一定の周期で交
互にオン・オフ制御するための制御回路と、 前記コンデンサに並列に接続されたコンデンサ短絡用ス
イッチング素子と、 前記第１及び第２のスイッチング素子の内の少なくとも
一方のオン期間の中間領域で前記コンデンサ短絡用スイ
ッチング素子をオン状態にすると共に、前記負荷回路の
電圧又は電流を制御する時に前記オン状態の時間幅を制
御するように形成されたコンデンサ短絡用スイッチング
素子の制御回路と を備えていることを特徴とする共振型スイッチング電源
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100847A JPH0746903B2 (ja) | 1989-04-20 | 1989-04-20 | 共振型スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100847A JPH0746903B2 (ja) | 1989-04-20 | 1989-04-20 | 共振型スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02280666A JPH02280666A (ja) | 1990-11-16 |
| JPH0746903B2 true JPH0746903B2 (ja) | 1995-05-17 |
Family
ID=14284714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100847A Expired - Lifetime JPH0746903B2 (ja) | 1989-04-20 | 1989-04-20 | 共振型スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746903B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9112422B1 (en) | 2010-03-09 | 2015-08-18 | Vlt, Inc. | Fault tolerant power converter |
| US8966747B2 (en) | 2011-05-11 | 2015-03-03 | Vlt, Inc. | Method of forming an electrical contact |
| US9325247B1 (en) * | 2015-10-02 | 2016-04-26 | Vlt, Inc. | Clamped capacitor resonant power converter |
| US10277105B1 (en) | 2016-04-05 | 2019-04-30 | Vlt, Inc. | Method and apparatus for delivering power to semiconductors |
| US11336167B1 (en) | 2016-04-05 | 2022-05-17 | Vicor Corporation | Delivering power to semiconductor loads |
| US10903734B1 (en) | 2016-04-05 | 2021-01-26 | Vicor Corporation | Delivering power to semiconductor loads |
| US10158357B1 (en) | 2016-04-05 | 2018-12-18 | Vlt, Inc. | Method and apparatus for delivering power to semiconductors |
| US10785871B1 (en) | 2018-12-12 | 2020-09-22 | Vlt, Inc. | Panel molded electronic assemblies with integral terminals |
| JP6848345B2 (ja) * | 2016-10-28 | 2021-03-24 | Tdk株式会社 | スイッチング電源装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106164A (ja) * | 1988-10-14 | 1990-04-18 | Mitsubishi Electric Corp | 直列共振型ｄｃ−ｄｃコンバータ |
-
1989
- 1989-04-20 JP JP1100847A patent/JPH0746903B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02280666A (ja) | 1990-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100889528B1 (ko) | 소프트 스타트 회로와 이를 포함하는 전원공급장치 | |
| JP3201324B2 (ja) | スイッチング電源装置 | |
| KR100660403B1 (ko) | 스위칭 전원장치 | |
| JPH03128672A (ja) | 制御を改良した共振インバータ | |
| JPH0956151A (ja) | 駆動パルス出力制限回路 | |
| KR20030011337A (ko) | 자율적 1차 인버터를 구비한 스위치 모드 전원장치 | |
| JPH0530147B2 (ja) | ||
| US6097614A (en) | Asymmetrical pulse width modulated resonant DC-DC converter with compensating circuitry | |
| US7400519B2 (en) | Switching power supply | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP3574849B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JPH02280666A (ja) | 共振型スイッチング電源回路 | |
| JPH1132481A (ja) | スイッチングレギュレータ | |
| JP3055121B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP3235711B2 (ja) | スイッチング電源 | |
| JPH0750987B2 (ja) | 共振形ｄｃ―ｄｃコンバータの制御方法 | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JP3034860B1 (ja) | 電力回生装置 | |
| JP2583457B2 (ja) | スイッチング電源装置 | |
| JP4253808B2 (ja) | スイッチング電源装置 | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP3371960B2 (ja) | 直流−直流変換器 | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP2605664Y2 (ja) | プッシュプル型ｄｃ−ｄｃコンバータ |