JPH03268478A - 電子回路及びその製法 - Google Patents
電子回路及びその製法Info
- Publication number
- JPH03268478A JPH03268478A JP2067117A JP6711790A JPH03268478A JP H03268478 A JPH03268478 A JP H03268478A JP 2067117 A JP2067117 A JP 2067117A JP 6711790 A JP6711790 A JP 6711790A JP H03268478 A JPH03268478 A JP H03268478A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thick film
- laser
- substrate
- contact angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高精細厚膜ハイブリッドＩＣに係り、特に、高
精細配線に関する。
精細配線に関する。
従来の厚膜導体配線は、導電性ペーストを用いてスクリ
ーン印刷−焼成により製造されている。
ーン印刷−焼成により製造されている。
スクリーン印刷法では、配線幅５０μｍ以下の高精細配
線を形成するのは困難である。
線を形成するのは困難である。
なお、この種の技術として関連するものには、例えば、
特開昭５２−１３７６６７号、特開昭６１−６５４９２
号公報が挙げられる。
特開昭５２−１３７６６７号、特開昭６１−６５４９２
号公報が挙げられる。
上記従来スクリーン印刷方法は、銅ペーストの粘度によ
って、第４図（ａ）と第４図（ｂ）のように低粘度のペ
ーストはにじんで配線の線幅が広くなってしまったり、
高粘度の銅ペーストはかすれて断線したりするなどの問
題があった。このため、スクリーン印刷のみの方法では
ｌＯＯμｍ程度の線幅が限界であった。
って、第４図（ａ）と第４図（ｂ）のように低粘度のペ
ーストはにじんで配線の線幅が広くなってしまったり、
高粘度の銅ペーストはかすれて断線したりするなどの問
題があった。このため、スクリーン印刷のみの方法では
ｌＯＯμｍ程度の線幅が限界であった。
本発明の目的は、高精細高密度厚膜ハイブリッドＩＣを
提供することにある。
提供することにある。
また、厚膜抵抗体の抵抗値精度は、厚膜抵抗体の形状誤
差によって変動し、その影響は抵抗体を小型化する程大
きくなり、実用上の問題が大きい。
差によって変動し、その影響は抵抗体を小型化する程大
きくなり、実用上の問題が大きい。
本発明の他の目的は、抵抗値精度の高い厚膜抵抗体を含
む高精度厚膜ハイブリッドＩＣを提供することにある。
む高精度厚膜ハイブリッドＩＣを提供することにある。
上記目的を達成するために、本発明は．セラミツク基板
上に導体ペーストをスクリーン印刷で導体膜を形成し、
焼成前、あるいは、後でレーザ加工をすることで、例え
ば、５０μｍ以下の所定の線幅及び線間隔を得るもので
ある。
上に導体ペーストをスクリーン印刷で導体膜を形成し、
焼成前、あるいは、後でレーザ加工をすることで、例え
ば、５０μｍ以下の所定の線幅及び線間隔を得るもので
ある。
加工の手段はレーザ加工の他に、電子ビーム。
砂粒ビーム及びイオンビームを単独、もしくは、これら
を組み合わせる方法であってよい。
を組み合わせる方法であってよい。
例えば、衛星通信等に用いられるＫａバンドの２Ｏ−３
０ＧＨｚ、あるいは、Ｋｕバンドの１２〜１４ＧＨｚに
おける高周波フィルタ回路に適用される導体配線分布定
数型の回路となるため、特に寸法精度の高い配線が要求
され、パターン精度として±１０μｍ以下の要求もある
。このような配線回路は従来は薄膜技術、あるいは、ホ
トリソ技術等によってなされていた。しかし、量産性あ
るいは価格的な面で問題があった。本発明はレーザ加工
等の高精細性と高速性を厚膜形成技術に応用することで
、この問題を解決した。すなわち、セラミック基板に形
成された厚膜導体配線を所定の条件でレーザ、もしくは
、他の物理的方法で切断加工することで高精細化パター
ンを実現した。
０ＧＨｚ、あるいは、Ｋｕバンドの１２〜１４ＧＨｚに
おける高周波フィルタ回路に適用される導体配線分布定
数型の回路となるため、特に寸法精度の高い配線が要求
され、パターン精度として±１０μｍ以下の要求もある
。このような配線回路は従来は薄膜技術、あるいは、ホ
トリソ技術等によってなされていた。しかし、量産性あ
るいは価格的な面で問題があった。本発明はレーザ加工
等の高精細性と高速性を厚膜形成技術に応用することで
、この問題を解決した。すなわち、セラミック基板に形
成された厚膜導体配線を所定の条件でレーザ、もしくは
、他の物理的方法で切断加工することで高精細化パター
ンを実現した。
本発明によって形成された回路パターンは、スクリーン
印刷により形成されたものに比較してパターン端部のだ
れが極めて小さく、基板面と回路側面との接触角が垂直
に近いものが得られる。第３図に回路断面の構造を模式
図で示す。（、）がスクリーン印刷による導体パターン
、 （ｂ）が本発明によるものである。従って、回路が
高密度に形成でき、導体配線のアスペクト比も高くでき
るのでインピーダンスの低い回路が形成できる。
印刷により形成されたものに比較してパターン端部のだ
れが極めて小さく、基板面と回路側面との接触角が垂直
に近いものが得られる。第３図に回路断面の構造を模式
図で示す。（、）がスクリーン印刷による導体パターン
、 （ｂ）が本発明によるものである。従って、回路が
高密度に形成でき、導体配線のアスペクト比も高くでき
るのでインピーダンスの低い回路が形成できる。
〈実施例１〉
アルミナ基板上に２００メツシユスクリーンを用いて、
銅ペーストをスクリーン印刷した後、乾燥・焼成すると
導体線幅が１５０±２ｏμｍのものが得られた０次に、
４００メツシユスクリーンを用いると、第５図に示すよ
うに、１００±２０μｍの導体パターンが得られた。し
かし、これよりさらに細い線を得ようとすると、線幅の
ばらつきが大きくなり、実用に耐えるパターンは得られ
なかった。
銅ペーストをスクリーン印刷した後、乾燥・焼成すると
導体線幅が１５０±２ｏμｍのものが得られた０次に、
４００メツシユスクリーンを用いると、第５図に示すよ
うに、１００±２０μｍの導体パターンが得られた。し
かし、これよりさらに細い線を得ようとすると、線幅の
ばらつきが大きくなり、実用に耐えるパターンは得られ
なかった。
〈実施例２〉
アルミナ基板上に４００メツシユスクリーンを用いて、
銅ペーストをスクリーン印刷した後、乾燥・焼成し、線
幅が５００μｍの導体を作製した。
銅ペーストをスクリーン印刷した後、乾燥・焼成し、線
幅が５００μｍの導体を作製した。
次に、第２図に示すように、この導体をレーザ加工し、
高精細導体パターンを得た。すなわち、ＹＡＧレーザと
して、出力２６Ａ、走査スピード１０ＩＩＩＩＩ／Ｓの
条件で銅導体にレーザを照射することで、第１図に示す
ように、５０±５μｍの高精細導体配線を得た。
高精細導体パターンを得た。すなわち、ＹＡＧレーザと
して、出力２６Ａ、走査スピード１０ＩＩＩＩＩ／Ｓの
条件で銅導体にレーザを照射することで、第１図に示す
ように、５０±５μｍの高精細導体配線を得た。
〈実施例３〉
アルミナ基板上に４００メツシユスクリーンを用いて、
ＲｕＯ２抵抗ペーストを印刷した後、乾燥・焼成し、長
さ０ 、３ ｒｍＸ幅０．１５ｗｎの抵抗体を形成した
。次に、この抵抗体をレーザ加工し、長さ０ 、３ ｍ
ｘ幅０．０５ｍの抵抗体にした。さらに、この抵抗体
上に導体間隔が１００μｍの導体を印刷・乾燥・焼成す
ると、長さ１００μｍ×幅５０μｍの微細抵抗体が精度
よく形成が可能である。
ＲｕＯ２抵抗ペーストを印刷した後、乾燥・焼成し、長
さ０ 、３ ｒｍＸ幅０．１５ｗｎの抵抗体を形成した
。次に、この抵抗体をレーザ加工し、長さ０ 、３ ｍ
ｘ幅０．０５ｍの抵抗体にした。さらに、この抵抗体
上に導体間隔が１００μｍの導体を印刷・乾燥・焼成す
ると、長さ１００μｍ×幅５０μｍの微細抵抗体が精度
よく形成が可能である。
本発明によれば、厚膜銅導体を用いて、高精細の配線パ
ターンの形成を可能とし、極めて良好な高周波用厚膜基
板の製造方法を提供することができる。
ターンの形成を可能とし、極めて良好な高周波用厚膜基
板の製造方法を提供することができる。
なお、実施例として、Ｃｕ導体、及び、Ｒｕ○２系抵抗
体の例を示したが、本発明では材料は限定されない。
体の例を示したが、本発明では材料は限定されない。
第１図は本発明の一実施例による高精細導体パターンの
表面状態金属組織を示す写真、第２図（ａ）は導体をレ
ーザ照射加工している断面図、（ｂ）はレーザ加工した
後の高精細導体の平面説明図、第３図（、）はスクリー
ン印刷による導体パターンの断面図、（ｂ）は本発明の
一実施例による高精細導体パターンの断面図、第４図は
従来技術による実施例の模式図、第５図は実施例１によ
り作製した１００±２０μｍの導体の表面状態の金属組
織を示す写真である。 １１．２１，３１，４１，５１，６１・・・導体、１２
．２２，３２，４２，５２．６２・・・アルミナ基板、
４３・・・レーザ光線、４４．６３・・・レーザ照茅 囮 （久） ２ 革 固 ＜ｂ） （ａ） （ＩＯＴ；、：Ｑ 茅４−ロ 銘） 乎４目 ＜ｂ） ２ １／ ／２ 茅 目 Ｉ ２
表面状態金属組織を示す写真、第２図（ａ）は導体をレ
ーザ照射加工している断面図、（ｂ）はレーザ加工した
後の高精細導体の平面説明図、第３図（、）はスクリー
ン印刷による導体パターンの断面図、（ｂ）は本発明の
一実施例による高精細導体パターンの断面図、第４図は
従来技術による実施例の模式図、第５図は実施例１によ
り作製した１００±２０μｍの導体の表面状態の金属組
織を示す写真である。 １１．２１，３１，４１，５１，６１・・・導体、１２
．２２，３２，４２，５２．６２・・・アルミナ基板、
４３・・・レーザ光線、４４．６３・・・レーザ照茅 囮 （久） ２ 革 固 ＜ｂ） （ａ） （ＩＯＴ；、：Ｑ 茅４−ロ 銘） 乎４目 ＜ｂ） ２ １／ ／２ 茅 目 Ｉ ２
Claims (4)
- １．セラミツク基板上に形成された厚膜導体回路におい
て、導体の一部をレーザもしくは他の物理的方法によつ
て切断加工することで特定形状の導体パターンが形成さ
れ、前記セラミツク基板の面と導体回路側面との接触角
度が９０°±２０°の範囲にあることを特徴とする電子
回路の製法。 - ２．請求項１において、前記接触角度が９０°±２０°
の範囲にある電子回路。 - ３．請求項１において、セラミツク配線基板上に形成さ
れた厚膜抵抗体において、前記厚膜抵抗体の一部をレー
ザもしくは他の物理的方法を用いて特定寸法の形状に切
断加工することにより形成し、前記基板面と切断加工さ
れた前記厚膜抵抗体側面との接触角度が９０°±２０°
の範囲にある電子回路の製法。 - ４．請求項３において、前記接触角度が９０°±２０°
の範囲にある電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067117A JPH03268478A (ja) | 1990-03-19 | 1990-03-19 | 電子回路及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067117A JPH03268478A (ja) | 1990-03-19 | 1990-03-19 | 電子回路及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03268478A true JPH03268478A (ja) | 1991-11-29 |
Family
ID=13335635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2067117A Pending JPH03268478A (ja) | 1990-03-19 | 1990-03-19 | 電子回路及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03268478A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003037049A1 (en) * | 2001-10-22 | 2003-05-01 | Invint Limited | Circuit formation by laser ablation of ink |
| US7185428B2 (en) | 2002-09-23 | 2007-03-06 | International Business Machines Corporation | Method of making a circuitized substrate |
| JP2011103431A (ja) * | 2009-10-16 | 2011-05-26 | Tomoo Matsushita | パターン形成装置 |
| JP2011235625A (ja) * | 2009-07-15 | 2011-11-24 | Tomoo Matsushita | パターン形成装置および位置決め装置 |
| JP2022057920A (ja) * | 2020-09-30 | 2022-04-11 | 日亜化学工業株式会社 | 回路基板の製造方法及び回路基板並びに発光装置 |
-
1990
- 1990-03-19 JP JP2067117A patent/JPH03268478A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003037049A1 (en) * | 2001-10-22 | 2003-05-01 | Invint Limited | Circuit formation by laser ablation of ink |
| US7185428B2 (en) | 2002-09-23 | 2007-03-06 | International Business Machines Corporation | Method of making a circuitized substrate |
| US7325299B2 (en) | 2002-09-23 | 2008-02-05 | International Business Machines Corporation | Method of making a circuitized substrate |
| US7596862B2 (en) | 2002-09-23 | 2009-10-06 | International Business Machines Corporation | Method of making a circuitized substrate |
| JP2011235625A (ja) * | 2009-07-15 | 2011-11-24 | Tomoo Matsushita | パターン形成装置および位置決め装置 |
| JP2011103431A (ja) * | 2009-10-16 | 2011-05-26 | Tomoo Matsushita | パターン形成装置 |
| JP2022057920A (ja) * | 2020-09-30 | 2022-04-11 | 日亜化学工業株式会社 | 回路基板の製造方法及び回路基板並びに発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4508753A (en) | Method of producing fine line conductive/resistive patterns on an insulating coating | |
| US4508754A (en) | Method of adding fine line conductive/resistive patterns to a thick film microcircuit | |
| US4808435A (en) | Screen printing method for producing lines of uniform width and height | |
| JPH03268478A (ja) | 電子回路及びその製法 | |
| JPH0415608B2 (ja) | ||
| US4191938A (en) | Cermet resistor trimming method | |
| JP4543764B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JPS59207651A (ja) | 膜回路基板の製造方法 | |
| JPH0195588A (ja) | 回路基板の製造方法 | |
| JP2000503484A (ja) | 電気絶縁支持体上に少なくとも２つの配線面を形成する方法 | |
| JPS5952804A (ja) | 膜抵抗体の製造方法 | |
| JPS6081751A (ja) | アパ−チヤ絞りとその製造方法 | |
| JPH09260108A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPS5819158B2 (ja) | 高密度多層配線基板の製造方法 | |
| JPS5922397B2 (ja) | 厚膜多層配線基板の製造方法 | |
| JPS5678147A (en) | Manufacture of thick film hybrid integrated circuit board | |
| JP2866808B2 (ja) | チップ抵抗器の製造方法 | |
| JPH0434914A (ja) | 導体パタンのトリミング方法 | |
| JPS6144453A (ja) | 混成集積回路の製造方法 | |
| JPH0745933A (ja) | セラミック印刷基板 | |
| JPH03119788A (ja) | 回路基板の製造方法 | |
| JPS6278895A (ja) | ハイブリツドｉｃ | |
| JPH0144032B2 (ja) | ||
| JPH10135015A (ja) | チップ部品の製造方法 |