JPH03268596A - Ｒｇｂビデオ信号伝送システム - Google Patents
Ｒｇｂビデオ信号伝送システムInfo
- Publication number
- JPH03268596A JPH03268596A JP2067538A JP6753890A JPH03268596A JP H03268596 A JPH03268596 A JP H03268596A JP 2067538 A JP2067538 A JP 2067538A JP 6753890 A JP6753890 A JP 6753890A JP H03268596 A JPH03268596 A JP H03268596A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- comparator
- digital
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、例えばコンピュータから表示装置にＲＧＢビ
デオ信号を伝送するためのシステムに関する。
デオ信号を伝送するためのシステムに関する。
〈従来の技術〉
従来、コンピュータからＣＲＴ等の表示装置に出力され
る画像信号としては、デジタルＲＧＢセパレータビデオ
信号や、アナログＲＧＢビデオ信号があった。近年、表
示装置としてＣＲＴの外、ＬＣＤ、ＦＤＰあるいはＥＬ
などのフランドパネルが使用されており、これらをカラ
ー表示し、しかもカラーの階調表示をするためには、階
調の数に応し、複数ビットのＲ，ＧおよびＢデジタル信
号が必要である。
る画像信号としては、デジタルＲＧＢセパレータビデオ
信号や、アナログＲＧＢビデオ信号があった。近年、表
示装置としてＣＲＴの外、ＬＣＤ、ＦＤＰあるいはＥＬ
などのフランドパネルが使用されており、これらをカラ
ー表示し、しかもカラーの階調表示をするためには、階
調の数に応し、複数ビットのＲ，ＧおよびＢデジタル信
号が必要である。
〈発明が解決しようとする課題〉
ところで、複数ビットのＲ，ＧおよびＢデジタル信号を
フラットパネル表示装置に入力するには、従来、コンピ
ュータ等から複数ビア１−づつのデジタルＲ，Ｇ、Ｂビ
デオ信号それぞれをパラレルに伝送するか、あるいはア
ナログＲＧＢビデオ信号をフランドパネル表示装置に伝
送し、その表示装置内において入力アナログ信号をＡ／
Ｄ変換する等の方式が採用されているが、その前者の方
式によると、Ｒ’Ｇ、Ｂの各デジタル信号のビット数に
対応して信号線が必要で、その信号線が非常に多くなる
という問題がある。一方、後者の方式によると、信号線
はＲ，Ｇ、Ｂのそれぞれに一本づつで済むものの、Ａ、
／ Ｄ変換器のスレシホールド電圧付近のアナログ信
号は変換したデジタル値に誤差を含むため、表示画像に
ちらつきが発生するといった問題があった。
フラットパネル表示装置に入力するには、従来、コンピ
ュータ等から複数ビア１−づつのデジタルＲ，Ｇ、Ｂビ
デオ信号それぞれをパラレルに伝送するか、あるいはア
ナログＲＧＢビデオ信号をフランドパネル表示装置に伝
送し、その表示装置内において入力アナログ信号をＡ／
Ｄ変換する等の方式が採用されているが、その前者の方
式によると、Ｒ’Ｇ、Ｂの各デジタル信号のビット数に
対応して信号線が必要で、その信号線が非常に多くなる
という問題がある。一方、後者の方式によると、信号線
はＲ，Ｇ、Ｂのそれぞれに一本づつで済むものの、Ａ、
／ Ｄ変換器のスレシホールド電圧付近のアナログ信
号は変換したデジタル値に誤差を含むため、表示画像に
ちらつきが発生するといった問題があった。
〈課題を解決するための手段〉
本発明は、上記の従来の問題点を解決すべくなされたも
ので、その構成を実施例に対応する第１図を参照しつつ
説明すると、本発明は、Ｒ，ＣＢの各色のそれぞれのｎ
ビットデジタルビデオ信号を伝送するシステムであって
、ｎビットのＲ２Ｏ，Ｂの各デジタル信号を生成し、そ
の各デジタル信号それぞれを（２ｎ−１）段の階段状波
形の電圧信号に変換して出力する処理装置（コンピュー
タ）１と、その処理装置１からの各アナログ信号それぞ
れを入力する入力回路２．３．４を有し、その各入力回
路は、それぞれコンパレータ２１と、そのコンパレータ
２１０基準電圧を、ドット・クロックの（２”−１）倍
のクロックで変化させ、かつ、その変化ごとの電圧レベ
ルをそれぞれ上記階段状波形電圧信号の各段差部ち上が
りの中間位置のレベルに設定する設定回路手段（３進カ
ウンタ２６等）と、コンパレータ１の出力からｎビット
のデジタル信号を作成する変換回路（例えばＤフリップ
フロン１２３，２４、ラッチ回路２５およびエンコーダ
２２等）によって構成されていることによって特徴づけ
られる。
ので、その構成を実施例に対応する第１図を参照しつつ
説明すると、本発明は、Ｒ，ＣＢの各色のそれぞれのｎ
ビットデジタルビデオ信号を伝送するシステムであって
、ｎビットのＲ２Ｏ，Ｂの各デジタル信号を生成し、そ
の各デジタル信号それぞれを（２ｎ−１）段の階段状波
形の電圧信号に変換して出力する処理装置（コンピュー
タ）１と、その処理装置１からの各アナログ信号それぞ
れを入力する入力回路２．３．４を有し、その各入力回
路は、それぞれコンパレータ２１と、そのコンパレータ
２１０基準電圧を、ドット・クロックの（２”−１）倍
のクロックで変化させ、かつ、その変化ごとの電圧レベ
ルをそれぞれ上記階段状波形電圧信号の各段差部ち上が
りの中間位置のレベルに設定する設定回路手段（３進カ
ウンタ２６等）と、コンパレータ１の出力からｎビット
のデジタル信号を作成する変換回路（例えばＤフリップ
フロン１２３，２４、ラッチ回路２５およびエンコーダ
２２等）によって構成されていることによって特徴づけ
られる。
なお、本発明で言うド・ント・クロックとは、１画素の
周期をもつビデオ信号の基本クロックのことを指す。
周期をもつビデオ信号の基本クロックのことを指す。
〈作用〉
まず、Ｒ，Ｇ、Ｂビデオ信号はそれぞれ独立しており、
その各伝送システムはそれぞれ同しものを三つ並列に設
ければよいので、Ｒ信号についてのみ説明する。
その各伝送システムはそれぞれ同しものを三つ並列に設
ければよいので、Ｒ信号についてのみ説明する。
複数ビットのＲビデオ信号、例えばｎビットのＲ信号か
ら赤の階調を２ｎ表現する場合、そのｎビットのＲ信号
を処理装置１において、電圧変調により２ガ一１段の階
段状波形の電圧信号Ｒｅｄに変換し、その階段状電圧信
号Ｒｅｄを一本のＲ信号線５で伝送する。この伝送され
た信号Ｒｅｄは入力回路２に採り込まれコンパレータ２
１に入力されるわけであるが、このコンパレータの基準
電圧Ｖｆは、設定回路によって、階段状電圧信号の段差
部における波高の１／２レベルに、ドツトクロックの（
２”−１）倍の高速クロックで順次に変化しており、こ
れにより、２”１個のコンパレータ出力を得ることがで
きる。そしてコンパレータ出力を次段の回路によりエン
コードすることによって、ｎビットのデジタルＲ信号が
再生される。
ら赤の階調を２ｎ表現する場合、そのｎビットのＲ信号
を処理装置１において、電圧変調により２ガ一１段の階
段状波形の電圧信号Ｒｅｄに変換し、その階段状電圧信
号Ｒｅｄを一本のＲ信号線５で伝送する。この伝送され
た信号Ｒｅｄは入力回路２に採り込まれコンパレータ２
１に入力されるわけであるが、このコンパレータの基準
電圧Ｖｆは、設定回路によって、階段状電圧信号の段差
部における波高の１／２レベルに、ドツトクロックの（
２”−１）倍の高速クロックで順次に変化しており、こ
れにより、２”１個のコンパレータ出力を得ることがで
きる。そしてコンパレータ出力を次段の回路によりエン
コードすることによって、ｎビットのデジタルＲ信号が
再生される。
〈実施例〉
本発明実施例を、以下、凹面に基づいて説明する。
第１図は本発明実施例の構成を示すブロック図である。
まず、本発明実施例においては、説明の簡略化のために
、２ビ・ントのデジタルＲ，Ｇ、Ｂビデオ信号の伝送シ
ステムについて説明する。
、２ビ・ントのデジタルＲ，Ｇ、Ｂビデオ信号の伝送シ
ステムについて説明する。
赤、青、緑のそれぞれの２ビットデジタル信号Ｒ９およ
びＲφ、Ｇ１およびＧφ、Ｂ１およびＢφはコンピュー
タ１の内部でプログラミングにより制御される映像デー
タ生成回路１ａにより生成される。さらに、コンピュー
タ１のデータ変換回路１ｂではＲ，Ｇ、Ｂの各２ビット
デジタル信号それぞれを、表示内容に応したレベルに設
定して階段状波形電圧信号として出力する。すなわち各
色の階調を２ｎ表現するために、Ｒ，Ｇ、Ｂの各デジタ
ルの旧ｇｈレベル（＋５Ｖ）とＬ咋しベル（ＯＶ）間を
２ｎ−１に区切り、２”−１段つまり３段の階段状波形
の電圧信号をそれぞれ個別に出力し、この各電圧信号Ｒ
ｅｄ＋ Ｇｒｅ、 Ｂｌｕは、それぞれ−本の信号線
５，６．７によって画像表示装置（図示せず）の入力回
路２，３．４に伝送される。この各入力回路２，３．４
はいずれも同し回路構成であリ、以後は、Ｒｅｄ信号の
入力回路２についてのみ説明する。
びＲφ、Ｇ１およびＧφ、Ｂ１およびＢφはコンピュー
タ１の内部でプログラミングにより制御される映像デー
タ生成回路１ａにより生成される。さらに、コンピュー
タ１のデータ変換回路１ｂではＲ，Ｇ、Ｂの各２ビット
デジタル信号それぞれを、表示内容に応したレベルに設
定して階段状波形電圧信号として出力する。すなわち各
色の階調を２ｎ表現するために、Ｒ，Ｇ、Ｂの各デジタ
ルの旧ｇｈレベル（＋５Ｖ）とＬ咋しベル（ＯＶ）間を
２ｎ−１に区切り、２”−１段つまり３段の階段状波形
の電圧信号をそれぞれ個別に出力し、この各電圧信号Ｒ
ｅｄ＋ Ｇｒｅ、 Ｂｌｕは、それぞれ−本の信号線
５，６．７によって画像表示装置（図示せず）の入力回
路２，３．４に伝送される。この各入力回路２，３．４
はいずれも同し回路構成であリ、以後は、Ｒｅｄ信号の
入力回路２についてのみ説明する。
入力回路２は、Ｒｅｄ信号を後述する基準電圧Ｖｆと比
較する１個のコンパレータ２１と、この出力側に順次接
続された二つのＤフリップフロップ２３．２４、ラッチ
回路２５およびエンコーダ２２を備えている。また、入
力回路２には３進カウンタ２６が設けられており、この
３進カウンタ２６およびラッチ回路２５には、デジタル
Ｒ信号のドット・クロックの１／（２”−１）つまり１
／３のクロック・パルスが入力され、さらにランチ回路
２５には３進カウンタ２６の出力ＱＢの反転信号ＬＰが
入力される。
較する１個のコンパレータ２１と、この出力側に順次接
続された二つのＤフリップフロップ２３．２４、ラッチ
回路２５およびエンコーダ２２を備えている。また、入
力回路２には３進カウンタ２６が設けられており、この
３進カウンタ２６およびラッチ回路２５には、デジタル
Ｒ信号のドット・クロックの１／（２”−１）つまり１
／３のクロック・パルスが入力され、さらにランチ回路
２５には３進カウンタ２６の出力ＱＢの反転信号ＬＰが
入力される。
一方、コンパレータ２１の基準電圧Ｖｆは、３進カウン
タ２６の出力ＱＡ、ＱＢに従って０Ｎ１０ＦＦするトラ
ンジスタ２７ａおよび２７ｂと、３個の抵抗２ Ｂ−２
８によって後述するＶ ｔｈｈ、 Ｖ ｔｈｍ、 Ｖ
ｔｈｌのレベルに、ドツトクロックの１／３の周期で順
次設定される。
タ２６の出力ＱＡ、ＱＢに従って０Ｎ１０ＦＦするトラ
ンジスタ２７ａおよび２７ｂと、３個の抵抗２ Ｂ−２
８によって後述するＶ ｔｈｈ、 Ｖ ｔｈｍ、 Ｖ
ｔｈｌのレベルに、ドツトクロックの１／３の周期で順
次設定される。
第２図は本発明実施例のタイミングチャートで、以下、
この図を参照して各部の動作とともに作用を説明する。
この図を参照して各部の動作とともに作用を説明する。
２ビツトのデジタルビデオＲ，およびＲφはコンピユー
タ１内部において、波高ＶＲφＩ＋ ＶＲＩ、 ＶＨ２
゜ＶＨ３の四段の階段状電圧信号Ｒｅｄとなり、−本の
Ｒ信号線５によって入力回路２へと伝送され、ここでコ
ンパレータ２１によってそのレベルが比較される。コン
パレータ２１の基準電圧Ｖｆはドット・クロックの１／
３の周期でＶ ｔｈｈ、 Ｖ ｔｈｍ、 Ｖ ｔｈｌと
順次変化するわけであるが、この基準電圧ｖ ｔｈｈＶ
ｔｈｍ、 Ｖ ｔｈｌをそれぞれ階段状波形電圧の立
ち上がり波高の１／２の位置のレベルとすることで、コ
ンパレータ２１の出力■。は図に示すような波形信号と
なる。この信号■。はラッチ回路２５に入力されるが、
このとき２個のＤフリップフロップ２３” ２４によっ
て、信号■。に対して１および２クロツク・パルス分を
遅延させた信号■。１およびｖ０２もラッチ回路２５に
入力される。ランチ回路２５は、信号ＬＰがＬｏｗレベ
ル時におけるクロック・パルスの立ち上がりで、各信号
■。、■。１および■。２をそれぞれラッチし、これに
よって、エンコーダ２２には信号ＲＬ、ＲＭ、ＲＨが入
力されるが、この信号ＲＬはこれらの信号は、コンパレ
ータ２１の基準電圧ＶｆがＶｔｈｌの時に対する■。を
、ＲＭはＶ ｔｈｍ時に対する■。を、ＲＨはｖ ｔｈ
ｈ時に対する■。を、それぞれ示すことになる。そして
、この三つの信号ＲＬ、ＲＭ、ＲＨはエンコーダ２２に
おいて２進化され、２ビツトのデジタル信号ＲＤおよび
ＲＤφとなる。このＲＤ、、ＲＤφは図に示すような波
形となり、コンピュータ１に入力された２ビツトのデジ
タルビデオ信号Ｒ，，Ｒφと同じデジタル信号が表示装
置側で、１ドット・クロック分遅延して再生されること
になる。ＧおよびＢ信号についてもＲ信号と同様に、Ｃ
Ｄ、、ＧＤφおよびＢＤ、、ＢＤφが再生されることに
なる。
タ１内部において、波高ＶＲφＩ＋ ＶＲＩ、 ＶＨ２
゜ＶＨ３の四段の階段状電圧信号Ｒｅｄとなり、−本の
Ｒ信号線５によって入力回路２へと伝送され、ここでコ
ンパレータ２１によってそのレベルが比較される。コン
パレータ２１の基準電圧Ｖｆはドット・クロックの１／
３の周期でＶ ｔｈｈ、 Ｖ ｔｈｍ、 Ｖ ｔｈｌと
順次変化するわけであるが、この基準電圧ｖ ｔｈｈＶ
ｔｈｍ、 Ｖ ｔｈｌをそれぞれ階段状波形電圧の立
ち上がり波高の１／２の位置のレベルとすることで、コ
ンパレータ２１の出力■。は図に示すような波形信号と
なる。この信号■。はラッチ回路２５に入力されるが、
このとき２個のＤフリップフロップ２３” ２４によっ
て、信号■。に対して１および２クロツク・パルス分を
遅延させた信号■。１およびｖ０２もラッチ回路２５に
入力される。ランチ回路２５は、信号ＬＰがＬｏｗレベ
ル時におけるクロック・パルスの立ち上がりで、各信号
■。、■。１および■。２をそれぞれラッチし、これに
よって、エンコーダ２２には信号ＲＬ、ＲＭ、ＲＨが入
力されるが、この信号ＲＬはこれらの信号は、コンパレ
ータ２１の基準電圧ＶｆがＶｔｈｌの時に対する■。を
、ＲＭはＶ ｔｈｍ時に対する■。を、ＲＨはｖ ｔｈ
ｈ時に対する■。を、それぞれ示すことになる。そして
、この三つの信号ＲＬ、ＲＭ、ＲＨはエンコーダ２２に
おいて２進化され、２ビツトのデジタル信号ＲＤおよび
ＲＤφとなる。このＲＤ、、ＲＤφは図に示すような波
形となり、コンピュータ１に入力された２ビツトのデジ
タルビデオ信号Ｒ，，Ｒφと同じデジタル信号が表示装
置側で、１ドット・クロック分遅延して再生されること
になる。ＧおよびＢ信号についてもＲ信号と同様に、Ｃ
Ｄ、、ＧＤφおよびＢＤ、、ＢＤφが再生されることに
なる。
以上のことから、Ｒ信号線が一本であっても、２ビツト
のデジタルビデオ信号をパラレルで伝送した場合と同等
の画像が表示可能となる。しかも、Ｇ信号およびＢ信号
についても、Ｒ信号と同様なことがいえ、Ｒ，Ｇおよび
Ｂの各２ビットデジタルビデオ信号を、それぞれ−本づ
つの信号線、合計３本の信号線によって伝送することが
可能となる。
のデジタルビデオ信号をパラレルで伝送した場合と同等
の画像が表示可能となる。しかも、Ｇ信号およびＢ信号
についても、Ｒ信号と同様なことがいえ、Ｒ，Ｇおよび
Ｂの各２ビットデジタルビデオ信号を、それぞれ−本づ
つの信号線、合計３本の信号線によって伝送することが
可能となる。
なお、本発明実施例によると、各入力回路２゜３および
４には、コンパレータをそれぞれ１個づつ設けるだけで
よく、しかも、コンパレータ以降の回路（第１図の破線
で示す部分）は全てデジタル回路であり、これらの回路
全てをＬＳＩ化することができることから、入力回路の
小型化ならびにコストの低減化をはかるこも可能である
。
４には、コンパレータをそれぞれ１個づつ設けるだけで
よく、しかも、コンパレータ以降の回路（第１図の破線
で示す部分）は全てデジタル回路であり、これらの回路
全てをＬＳＩ化することができることから、入力回路の
小型化ならびにコストの低減化をはかるこも可能である
。
以上の本発明実施例においては、Ｒ，Ｇ、 Ｂの各２ビ
ットデジタルビデオ信号を、コンピュータ１において、
階段状波高の電圧信号Ｒｅｄ、 Ｇｒｅ。
ットデジタルビデオ信号を、コンピュータ１において、
階段状波高の電圧信号Ｒｅｄ、 Ｇｒｅ。
Ｂｔｕに変換しているが、例えばオペレーションアンプ
を用いた電流加算形Ｄ／Ａ変換回路、あるいはＲ−２Ｒ
の梯子回路によるＤ／Ａ変換回路等の一般的な回路を用
いて、それぞれのデジタルビデオ信号を変換するよう構
成してもよい。
を用いた電流加算形Ｄ／Ａ変換回路、あるいはＲ−２Ｒ
の梯子回路によるＤ／Ａ変換回路等の一般的な回路を用
いて、それぞれのデジタルビデオ信号を変換するよう構
成してもよい。
また、本発明は、２ドツト以上の任意複数ビットのデジ
タルビデオ信号にも適用可能である。この場合、階段状
電圧信号の段数が増加し、これに伴って、コンパレータ
の基準電圧の設定個数が多くなるものの、Ｒ，Ｇ、Ｂデ
ジタル信号のそれぞれの信号線は一本づつで済み、しか
も、コンパレータの個数もそれぞれのデジタル信号に対
して１個づつで済む。
タルビデオ信号にも適用可能である。この場合、階段状
電圧信号の段数が増加し、これに伴って、コンパレータ
の基準電圧の設定個数が多くなるものの、Ｒ，Ｇ、Ｂデ
ジタル信号のそれぞれの信号線は一本づつで済み、しか
も、コンパレータの個数もそれぞれのデジタル信号に対
して１個づつで済む。
〈発明の効果〉
以上説明したように、本発明によれば、ｎビットのＲ，
Ｇ、Ｂのデジタルビデオ信号を、それぞれ電圧変調によ
り階段状波形電圧信号に変換し、フラットパネル等の表
示装置側の入力回路においてその各色に対応して階段状
波形電圧信号を復調するよう構成したので、Ｒ，Ｇ、Ｂ
のデジタルビデオ信号を、それぞれ−本の信号線により
伝送することができる。しかも、従来のアナログＲＧＢ
ビデオ信号を伝送するシステムにおいて問題とされてい
た、表示装置側でアナログ信号をＡ／Ｄ変換する際に、
そのスレシホールド電圧付近のアナログ信号は変換後の
デジタル値に誤差を含むといった点も解消され、表示画
像のちらつきもなくなる。
Ｇ、Ｂのデジタルビデオ信号を、それぞれ電圧変調によ
り階段状波形電圧信号に変換し、フラットパネル等の表
示装置側の入力回路においてその各色に対応して階段状
波形電圧信号を復調するよう構成したので、Ｒ，Ｇ、Ｂ
のデジタルビデオ信号を、それぞれ−本の信号線により
伝送することができる。しかも、従来のアナログＲＧＢ
ビデオ信号を伝送するシステムにおいて問題とされてい
た、表示装置側でアナログ信号をＡ／Ｄ変換する際に、
そのスレシホールド電圧付近のアナログ信号は変換後の
デジタル値に誤差を含むといった点も解消され、表示画
像のちらつきもなくなる。
第１図は本発明実施例の構成を示すブロック回で、第２
図はその実施例の動作を示すタイミングチャートである
。 １ ・ ２、 ３． ４ ・ ２１ ・ ２２ ・ ２３ ２４ ・ ２５ ・ ２６ ・ ２７ａ、 ２７ｂ ・ ２８・・・２８ ・ ５、 ６． ７ ・ コンピュータ 入力回路 コンパレータ エンコーダ Ｄフリップチ・ンブ ラッチ回路 ３進カウンタ トランジスタ 抵抗 信号線
図はその実施例の動作を示すタイミングチャートである
。 １ ・ ２、 ３． ４ ・ ２１ ・ ２２ ・ ２３ ２４ ・ ２５ ・ ２６ ・ ２７ａ、 ２７ｂ ・ ２８・・・２８ ・ ５、 ６． ７ ・ コンピュータ 入力回路 コンパレータ エンコーダ Ｄフリップチ・ンブ ラッチ回路 ３進カウンタ トランジスタ 抵抗 信号線
Claims (1)
- Ｒ、Ｇ、Ｂの各色のそれぞれのｎビットのデジタルビデ
オ信号を伝送するシステムであって、上記ｎビットのＲ
、Ｇ、Ｂの各デジタル信号を生成し、その各デジタル信
号それぞれを階段状波形の電圧信号に変換して出力する
処理装置と、その処理装置からの各アナログ信号それぞ
れを入力する入力回路を有し、その各入力回路は、コン
パレータと、そのコンパレータの基準電圧を、ドット・
クロックの（２＾ｎ−１）倍のクロックで変化させ、か
つ、その変化ごとの電圧レベルをそれぞれ上記階段状波
形電圧信号の各段差立ち上がりの中間位置のレベルに設
定する設定回路手段と、上記コンパレータの出力をｎビ
ットのデジタル信号に変換する変換回路によって構成さ
れていることを特徴とする、ＲＧＢビデオ信号伝送シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067538A JPH03268596A (ja) | 1990-03-16 | 1990-03-16 | Ｒｇｂビデオ信号伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2067538A JPH03268596A (ja) | 1990-03-16 | 1990-03-16 | Ｒｇｂビデオ信号伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03268596A true JPH03268596A (ja) | 1991-11-29 |
Family
ID=13347854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2067538A Pending JPH03268596A (ja) | 1990-03-16 | 1990-03-16 | Ｒｇｂビデオ信号伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03268596A (ja) |
-
1990
- 1990-03-16 JP JP2067538A patent/JPH03268596A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5988787A (ja) | 表示方法 | |
| KR19980021332A (ko) | Lcd 패널 구동 회로 | |
| US6191765B1 (en) | Multi-tone display device | |
| CA2044558C (en) | Methods and apparatus for cymk-rgb ramdac | |
| JP3444926B2 (ja) | 表示装置の階調補正方式 | |
| JP4427038B2 (ja) | 液晶表示装置の駆動回路及びその駆動方法 | |
| US5570461A (en) | Image processing using information of one frame in binarizing a succeeding frame | |
| US6549317B1 (en) | Apparatus for transmitting image signals | |
| JPH03268596A (ja) | Ｒｇｂビデオ信号伝送システム | |
| CN101140740A (zh) | 传输控制讯号及像素数据讯号至源极驱动组件的方法 | |
| JPH0695618A (ja) | 液晶駆動装置 | |
| JPH0756543A (ja) | 液晶表示装置の駆動回路 | |
| JP3330488B2 (ja) | 画像データ伝送方法 | |
| JPH03268597A (ja) | Ｒｇｂビデオ信号伝送システム | |
| JPS6385599A (ja) | 表示制御回路及びカラー画像表示装置 | |
| EP0421428A2 (en) | Sampled video signal generating device for improving deviation based on difference of circuit characteristics among channels | |
| JP2832962B2 (ja) | 中間調表示回路 | |
| US7262755B2 (en) | Multi-tone display device | |
| KR930004904Y1 (ko) | 컴퓨터용 디스플레이 장치 | |
| JPH0377691B2 (ja) | ||
| JP2546210B2 (ja) | 液晶駆動方式 | |
| JPH0311392A (ja) | 疑似階調表示回路 | |
| JPH0477783A (ja) | カラー表示装置 | |
| JPH04177391A (ja) | 階調表示装置 | |
| JPS6120989A (ja) | ドツトマトリツクス型デイスプレイの輝度変調回路 |