JPH03270335A - リセット式同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目　次］ 概要 産業上の利用分野（第６，７図） 従来の技術（第４，５図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作　用（第１図） 実施例 第１実施例の説明（第２図） 第２実施例の説明（第３図） 発明の効果 ［概　要］ 伝送データ中の同期情報が連続してｎ回検出されると同
期状態であると検出する一方、同期情報が連続してｍ＠
黴検出されないと同期はずれ状態であると検出するリセ
ット式同期検出回路に関し、前方保護回路と後方保護回
路とを工つのカウンタで兼用できるようにして、ハード
規模の縮小化をはかれるようにすることを目的とし、同
期情報から一致情報または不一致情報を出す同期情報検
出部と、ｎ回またはｍ回カウントアツプされるとその旨
の信号を出力する前方・後方保護用カウンタと、カウン
タからの信号を受けて同期はずれ状態または同期状態で
あるという情報を出力する同期検出部と、同期はずれ状
態では一致情報が入力されるたびにカウンタをカウント
アツプさせると共に不一致情報が入力されるとカウンタ
をクリアする一方同期状態では不一致情報が入力される
たびにカウンタをカウントアツプさせると共に一致情報
が入力されるとカウンタをクリアするカウンタ制御部と
を設けるように構成する。

［産業上の利用分野］ 本発明は、伝送データ中の同期情報が連続してｎ　（２
以上の整数）回検出されると同期状態であると検出する
とともに、同期情報が連続してｍ（２以上の整数）回数
検出されないと同期はずれ状態であると検出するリセッ
ト式同期検出回路に関する。

一般に、伝送システムにおいて、例えば第６図に示す端
末１１３−１〜１１３−Ｎから端末１１４−１〜１１４
−Ｎヘデータを伝送するような場合は、送信側の伝送装
置１１０で、第７図に示すように、データフレームを構
成し、フレームの先頭を示す信号として、同期ビットＦ
を挿入し、送信側の伝送装置１１０のデータ多重装置（
ＭＵＸ）でデータを多重化して出力する。一方、受信部
では、受信側の伝送装置１１１のリセット式同期検出回
路１１２でフレームパターンを検出して同期をとり、デ
ータフレームにしたがいデータ分離装置（ＤＭＵＸ）で
データを分離する。

［従来の技術］ 第４図は従来のリセット式同期検出回路のブロック図で
あるが、この第４図において、１０１は同期パターン検
出回路で、この同期パターン検出回路１０１は、伝送デ
ータから同期ビットを検出して所要の参照パターン等か
ら同期パターンを検出するもので、同期パターンを検出
すると、−散出力を出し、同期パターンを検出できない
場合は、不一致出力を出す。

１０２はクロック抽出回路で、このクロック抽出回路１
０２は、伝送データ中からタイミングクロックを抽出す
るものである。

１０３はハンチング回路で、このハンチング回路１０３
は、同期ビット挿入位置を検索（ハンチング）するもの
で、このためにフレームカウンタ１０３Ａ、位相比較用
ゲート回路１０３Ｂ、１０３Ｃをそなえて構成されてい
る。

ここで、フレームカウンタ１０３Ａは、位相比較用ゲー
ト回路１０３Ｂ、１０３Ｃで同期状態が検出されない間
は動作を停止し同期状態が検出されると動作を開始する
もので、計数動作は抽出クロックが入力される毎に行な
う。

また、位相比較用ゲート回路１０３Ｂは、同期はずれ信
号と不一致信号とのアンド（論理積）をとるもので、位
相比較用ゲート回路１０３Ｃは、ゲート回路１０３Ｂか
らの出力を反転させたものと抽出クロックとのアンドを
とるものである。

１０４．１０５はゲート回路で、ゲート回路ｌＯ４は、
フレームカウンタ１０３Ａからの信号と同期パターン検
出回路１０１からの一致信号とのアンドをとるもので、
ゲート回路１０５は、フレームカウンタ１０３Ａからの
信号と同期パターン検出回路１０１からの不一致信号と
のアンドをとるものである。なお、フレームカウンタ１
０３Ａからの信号はハンチング中においては「１」　（
ハイ）であり、同期状態では一定周期でｒｌＪそれ以外
で「Ｏ」（ロー）となっている。

１０６は前方保護回路で、この前方保護回路ｌＯ６は、
ゲート回路１０４からの出力によりクリアされゲート回
路１０５からの出力によりカウントアツプされることに
より、所要数（ｍ）連続して不一致信号が入力されると
同期はずれ信号を出すものである。

１０７は後方保護回路で、この後方保護回路１０７は、
ゲート回路１０５からの出力によりクリアされゲート回
路１０４からの出力によりカウントアツプされることに
より、所要数（ｎ）連続して一致信号が入力されると同
期信号（同期復帰確認信号）を出すものである。

１０８はラッチ回路で、このラッチ回路１０８はＲＳフ
リップフロップで構成され、そのＳ入力端に前方保護回
路１０６からの同期はずれ信号を受け、そのＲ入力端に
後方保護回路１０７からの同期信号を受けて、その出力
端から同期はずれ信号を出力すると共に、その反転出力
端から同期正常信号を出すものである。

このような構成により、一致の回数がある値ｎを超える
と同期状態と認識するが、もしこの動作中に不一致を検
出すれば、後方保護回路１０７をリセットクリアし、改
めて一致回数の計数を開始するようになっている。すな
わち、連続してｎ回一致が検出されないと、同期状態と
は認識しない。

同様にして、不一致の回数がある値ｍを超えると同期は
ずれ状態と認識するが、もしこの動作中に一致を検出す
れば、前方保護回路１０６をリセットクリアし、改めて
不一致回数の計数を開始するようになっている。すなわ
ち、連続してｍ回不一致が検出されないと、同期はずれ
状態とは認識しない。

かかる場合の状態遷移図を示すと、第５図のようになる
。

［発明が解決しようとする課題］ しかしながら、このような従来のリセット式同期検出回
路では、前方保護回路と後方保護回路とを個別に必要と
するため、保護段数の大きい場合や複数の同期回路が必
要な場合は、特にハード規模が大きくなるという問題点
がある。

本発明は、このような問題点に鑑みなされたもので、前
方保護回路と後方保護回路とを１つのカウンタで兼用で
きるようにして、ハード規模の縮小化をはかった、リセ
ット式同期検出回路を提供することを目的としている。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。

この第工図において、ｌは同期情報検出部で、この同期
情報検出部１は、同期情報が検出されると一致情報を出
し、同期情報が検出されないと不一致情報を出すもので
ある。

２は前方・後方保護用カウンタで、この前方・後方保護
用カウンタ２は、ｎ回またはｍ回カウントアツプされる
とその旨の信号を出力するものである。

３は同期検出部で、この同期検出部３は、カウンタ２か
らの０回カウントアツプされると出される信号と、ｍ回
カウントアツプされると出される信号とを受けて、同期
はずれ状態であるのか同期状態であるのかという情報を
出力するものである。

４はカウンタ制御部で、このカウンタ制御部４は、同期
検出部３からの同期はずれ情報および同期情報と、同期
情報検出部１からの一致情報および不一致情報とを受け
て、同期はずれ状態では、一致情報が入力されるたびに
カウンタ２をカウントアツプさせるとともに、不一致情
報が入力されるとカウンタ２をクリアする一方、同期状
態では、不一致情報が入力されるたびにカウンタ２をカ
ウントアツプさせるとともに、一致情報が入力されると
カウンタ２をクリアするものである。

［作　用コ 上述の本発明のリセット式同期検出回路では、同期情報
検出部１において、同期情報が検出されると、一致情報
が出され、同期情報が検出されないと、不一致情報が出
されるが、更にカウンタ制御部４で、同期検出部３から
の同期はずれ情報および同期情報と、同期情報検出部上
からの一致情報および不一致情報とを受けて、同期はず
れ状態では、一致情報が入力されるたびに前方・後方保
護用カウンタ２をカウントアツプさせるとともに、不一
致情報が入力されるとカウンタ２をクリアする一方、同
期状態では、不一致情報が入力されるたびにカウンタ２
をカウントアツプさせるとともに、一致情報が入力され
るとカウンタ２をクリアする。

そして、カウンタ２において、ｎ回またはｍ回カウント
アツプされると、その旨の信号が出力され、その後は同
期検出部３が、カウンタ２からの０回カウントアツプさ
れると出される信号と、ｍ回カウントアツプされると出
される信号とを受けて、同期はずれ状態であるのか同期
状態であるのかという情報を出力する。

［実施例コ 以下、図面を参照して本発明の詳細な説明する。

（ａ）第１実施例の説明 第２図は本発明の第１実施例を示すブロック図であるが
、この第２図に示すリセット式同期検出回路は、前方ｍ
段後方ｎ段（例えば前方８段後方４段）のリセット式同
期検出回路であるが、このリセット式同期検出回路は、
同期パターン検出回路１１．前方・後方保護用カウンタ
１２．ラッチ回路１３．カウンタ制御回路１４．クロッ
ク抽出回路１５．ハンチング回路１６．ゲート回路１７
゜１８をそなえて構成されている。

ここで、同期パターン検出回路１１は、伝送データから
同期情報としての同期ビットを検出して所要の参照パタ
ーン等から同期パターンを検出するもので、同期パター
ンを検出すると、一致出力を出し、同期パターンを検出
できない場合は、不一致出力を出す。これにより、この
同期パターン検出回路１１は、同期情報が検出されると
一致情報を出し、同期情報が検出されないと不一致情報
を出す同期情報検出部を構成する。

前方・後方保護用カウンタ１２は、ｎ回またはｍ回つづ
けてカウントアツプされると、その旨の信号を出力する
ものである。

ラッチ回路１３は、カウンタ１２からの０回カウントア
ツプされると出される信号（同期はずれ信号）と、ｍ回
カウントアツプされると出される信号（同期信号）とを
受けて、同期はずれ状態であるのか同期状態であるのか
という情報を出力する同期検出部を構成するものである
が、このラッチ回路上３は、ＲＳフリップフロップで構
成され、そのＳ入力端にカウンタ１２からの同期外れ信
号を受け、そのＲ入力端にカウンタ１２からの同期信号
を受けて、その出力端から同期はずれ信号を出力すると
共に、その反転出力端から同期正常信号を出すようにな
っている。

カウンタ制御回路１４は、ラッチ回路１３からの同期は
ずれ情報および同期情報と、ゲート回路１７．１８を介
して同期パターン検出回路１１から送られてくる一致情
報および不一致情報とを受けて、同期はずれ状態では、
一致情報が入力されるたびにカウンタ１２をカウントア
ツプさせるとともに、不一致情報が入力されるとカウン
タ１２をクリアする一方、同期状態では、不一致情報が
入力されるたびにカウンタ１２をカウントアツプさせる
とともに、一致情報が入力されるとカウンタ１２をクリ
アするもので、このために、３つのアンドゲート回路１
４Ａ、１４Ｂ、１４Ｃおよび２つのオアゲート回路１４
Ｄ、１４Ｅをそなえている。

ここで、アンドゲート回路１４Ａは、同期パターン検出
回路１１からの一致信号とラッチ回路１３からの同期は
ずれ信号とのアンドをとるもので、アンドゲート回路１
４Ｂは、同期パターン検出回路１１からの不一致信号と
ラッチ回路１３からの同期信号とのアンドをとるもので
、アンドゲート回路１４Ｃは、同期パターン検出回路１
１からの一致信号とラッチ回路１３からの同期信号との
アンドをとるものである。

また、オアゲート回路１４Ｄは、アンドゲート回路１４
Ａ、１４Ｂからの出力のオア（論理和）をとって、その
出力をカウンタ１２のカウントアツプ端子へ入力するも
ので、オアゲート回路１４Ｅは、アンドゲート回路１４
Ａおよびハンチング回路上６のゲート回路１６ｃからの
出力のオアをとって、その出力をカウンタエ２のクリア
端子へ入力するものである。

クロック抽出回路１５は伝送データ中からタイミングク
ロックを抽出するものである。

ハンチング回路１６は、同期ビット挿入位置を検索（ハ
ンチング）するもので、このためにフレームカウンタ１
６Ａ２位相比較用ゲート回路１６Ｂ、１６Ｃをそなえて
構成されている。

ここで、フレームカウンタ１６Ａは、位相比較用ゲート
回路１６Ｂ、１６Ｃで同期状態が検出されない間は動作
を停止し同期状態が検出されると動作を開始するもので
、計数動作は抽出クロックが入力される毎に行なう。

また、位相比較用ゲート回路１６Ｂは、同期はずれ信号
と不一致信号とのアンドをとるもので、位相比較用ゲー
ト回路１６Ｃは、ゲート回路１６Ｂからの出力を反転さ
せたものと抽出クロックとのアンドをとるものである。

ゲート回路１７は、フレームカウンタ１６Ａからの信号
と同期パターン検出回路１１からの一致信号とのアンド
をとるもので、ゲート回路１８は、フレームカウンタ１
６Ａからの信号と同期パターン検出回路１１からの不一
致信号とのアンドをとるものである。なお、フレームカ
ウンタ１６Ａからの信号はハンチング中においてはｒｌ
Ｊであり、同期状態では一定周期で「１」それ以外でｒ
ＯＪどなっている。

上述の構成により、同期パターン検出回路１１によって
、入力データと参照パターンとを比較し、不一致の場合
はハンチング回路１６の作用によって、エビツトシフト
した入力データと参照パターンとの一致・不一致の検索
を行なう。このようにして、一致を検出すると、ハンチ
ング回路１６は次の同期ビット位置に相当する分だけシ
フトさせ、同様な検索を行なう。

ところで、上記の同期パターン検出回路１１からの一致
・不一致の結果がゲート回路１７．１８を介してカウン
タ制御回路１４へ入力されると共に、ラッチ回路１３か
らの同期はずれ信号および同期正常信号もカウンタ制御
回路上４へ入力されている。

これにより、カウンタ制御回路１４では、次のような制
御を行なう。すなわち、同期はずれ状態と同期ビット不
一致とのアンド出力と、同期正常状態と同期ビット一致
のアンド出力とのオア出力をカウンタ１２のクリア端に
入力すると共に、同期はずれ状態と同期ビット一致との
アンド出力と同期正常状態と同期ビット不一致のアンド
出力とのオア出力をカウンタ１２のカウントアツプ端へ
入力することが行なわれるので、同期はずれ状態時には
、同期ビットの一致でカウンタ１２をカウントアツプし
、不一致でカウンタクリアさせる。

一方、同期正常状態時には、同期ビットの一致でカウン
タクリア、不一致でカウンタ１２をカウントアツプする
のである。

そして、カウンタ１２において、ｎ回またはｍ回つづけ
てカウントアツプされると、その旨の信号が出力され、
その後はラッチ回路１３が、カウンタ１２からのｎ回カ
ウントアツプされると出される信号と、ｍ回カウントア
ツプされると出される信号とを受けて、同期はずれ状態
であるのか同期状態であるのかという情報を出力する。

このようにして、前方保護回路と後方保護回路とを１つ
のカウンタで兼用することができるので、保護段数の大
きい場合や複数の同期回路が必要な場合でも、ハード規
模を半減できるのである。

（ｂ）第２実施例の説明 第３図は本発明の第２実施例を示すブロック図であるが
、この第３図に示すリセット式同期検出回路は前方ｍ段
後方ｎ段（前方８段後方４段）のリセット式同期検出回
路であるが、このリセット式同期検出回路は、同期ビッ
ト検出回路２１．前方・後方保護用カウンタ２２．ラッ
チ回路２３゜カウンタ制御回路２４．ハンチング用フレ
ー＝ムカウンタ２６９反転回路２７〜２９をそなえて構
成されている。

ここで、同期ビット検出回路２１は、伝送データから同
期情報としての同期ピッ］−を検出して所要の参照パタ
ーン（同期パターン）等から同期ビットを検出するもの
で、同期ピッ１−検出′すると、一致出力を出し、同期
ピッｌ−を検出できない場合は、不一致出力を出す。こ
れにより、この同期ビット検出回路２１は、同期情報が
検出されると一致情報を出し、同期情報が検出されない
と不一致情報を出す同期情報検出部を構成する。なお、
不一致出力は反転回路２７を通じて出力されるようにな
っている。

前方・後方保護用カウンタ２２は、ｍ回または０回カウ
ントアツプされると、その旨の信号を出力するものであ
る。

ラッチ回路２３は、カウンタ２２からのｍ回カウントア
ツプされると出される信号（同期はずれ信号）と、０回
カウントアツプされると出される信号（同期信号）とを
受けて、同期はずれ状態であるのか同期状態であるのか
という情報を出力する同期検出部を構成するものである
が、このラッチ回路２３はＲＳフリップフロップで構成
され、そのＳ入力端に反転回路２８を介してカウンタ２
２からの同期外れ信号を受け、そのＲ入力端に反転回路
２９を介してカウンタ２２からの同期信号を受けて、そ
の出力端から同期はずれ信号を出力すると共に、その反
転出力端から同期正常信号を出すようになっている。

カウンタ制御回路２４は、ラッチ回路２３からの同期は
ずれ情報および同期情報ど、同期ピッｈ検出回路２１か
ら送られてくる一致情報および不一致情報（反転回路２
７の出力）とを受けて、同期はずれ状態では、一致情報
が入力されるたびにカウンタ２２をカウントアツプさせ
るとともに、不一致情報が入力されるとカウンタ２２を
クリアする一方、同期状態では、不一致情報が入力され
るたびにカウンタ２２をカラン１−アップさせるととも
に、一致情報が入力されるとカウンタ２２をクリアする
もので、このために、４つのアントゲ−１−回路２４Ａ
、２４Ｂ、２４Ｃ，２４Ｄおよび２つのオアゲーｊ・回
路２４Ｅ、２４Ｆをそなえている。

ここで、アントゲ−１・回路２４Ａは、同期ビット検出
回路２１からの一致信号とラッチ回路１３からの同期正
常信号とフレームカウンタ２６からの桁上げ信号とのア
ンドをとるもので、アンドゲート回路２４Ｂは、同期ビ
ット検出回路２１からの不一致信号（反転回路２７出力
）とラッチ回路１３からの同期はずれ信号とフレームカ
ウンタ２６からの桁上げ信号とのアンドをとるもので、
アンドゲート回路２４Ｃは、同期ピッ１−検出回路２］
、からの一致信号とラッチ回路２３からの同期はずれ信
号とフレームカウンタ２６からの桁上げ信号とのアンド
をとるもので、アンドゲート回路２４Ｄは、同期ビット
検出回路２Ｊからの不一致信号（反転回路２７出力）と
ラッチ回路２３からの同期正常信号とフレームカウンタ
２６からの桁とげ信号とのアンドをとるものである。

また、オアゲート回路２４Ｅは、アンドゲート回路２４
Ａ、２４Ｂからの出力のオアをとって、その出力をカウ
ンタ２２のカウントアツプ端子へ入力するもので、オフ
ゲート回路１４Ｆは、アンドゲート回路２４Ｃ，２４Ｄ
からの出力のオアをとって、その出力をカウンタ２２の
クリア端子へ入力するものである７ ハンチング用フレームカウンタ２６は、カウントアツプ
イネーブル（ＥＮ）端をディセーブル状態にするとＣＲ
端から桁上げ信号を出したままの状態を保持し、カウン
トアツプイネーブル（Ｅ　Ｎ）端をイネーブル状態にす
ると所要数（フレーム長針）カウントアツプされる毎に
桁上げ信号を出すものである。

上述の構成により、同期ビット検出回路２１によって、
入力データと参照パターンとを比較し、不一致の場合は
フレームカウンタ２６のカラン１−アップイネーブル端
をディセーブル状態にして、桁上げ信号を出したままの
状態を保持することにより、１ビツトシフトした入力デ
ータと参照パターンとの一致・不一致の検索を行なう。

このようにして、一致を検出すると、フレームカウンタ
２６は次の同期ビット位置に相当する分シフトだけさせ
、同様な検索を行なう。

ところで、上記の同期ビット検出回路２１からの一致・
不一致の結果がカウンタ制御回路２４へ入力されると共
に、ラッチ回路２３からの同期はずれ信号および同期正
常信号もカウンタ制御回路２４へ入力されている。

これにより、カウンタ制御回路２４では１次のような制
御を行なう。すなわち、同期はずれ状態時には、同期ビ
ットの一致でカウンタ２２をカウントアツプし、不一致
でカウンタクリアさせる。

一方、同期正常状態時には、同期ビットの一致でカウン
タクリア、不一致でカウンタ２２をカウントアツプする
のである。

そして、カウンタ２２において、同期はずれ時にｎ回連
続で一致が検出されると、カウンタ２２のＱｎが出力さ
れ、これによりラッチ回路２３が同期はずれ状態から同
期状態になった旨の出力を出す一方、同期状態で、ｍ回
不一致が検出されると、カウンタ２２のＱｍが出力され
、これによりラッチ回路２３が同期状態から同期はずれ
状態になった旨の出力を出す。

このようにして、この第２実施例の場合も、前方保護回
路と後方保護回路とを１つのカウンタで兼用することが
できるので、保護段数の大きい場合や複数の同期回路が
必要な場合でも、ハード規模を半減できるのである。

［発明の効果］ 以上詳述したように、本発明のリセット式同期検出回路
によれば、前方保護回路と後方保護回路とを１つのカウ
ンタで兼用することができるので、保護段数の大きい場
合や複数の同期回路が必要な場合でも、ハード規模を半
減できる利点がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の第１実施例を示すブロック図、第３図
は本発明の第２実施例を示すブロック図、第４図は従来
例を示すブロック図、 第５図は前方保護、後方保護を説明するための状態遷移
図、 第６図は一般的な伝送システムを説明するブロック図、 第７図はデータフォーマットを説明する図である。 図において、 １は同期情報検出部、 ２は前方・後方保護用カウンタ、 ３は同期検出部、 ４はカウンタ制御部、 １１は同期パターン検出回路、 １２は前方・後方保護用カウンタ、 工３はラッチ回路、 １４はカウンタ制御回路。 １５はクロック抽出回路、 １６はハンチング回路、 １６Ａはフレームカウンタ、 １６Ｂ、１６Ｃ，↓７，１８はゲート回路、２１は同期
ビット検出回路、 ２２は前方・後方保護用カウンタ、 ２３はラッチ回路、 ２４はカウンタ制御回路、 ２６はハンチング用フレームカウンタ、２７〜２９は反
転回路、 １０１は同期パターン検出回路、 １０２はクロック抽出回路、 １０３はハンチング回路、 １０３Ａはフレームカウンタ、 １０３Ｂ、１０３Ｃ，１０４，１０５はゲート回路、 １０６は前方保護回路、 １０７は後方保護回路、 １０８はラッチ回路、 １１０．１１１は伝送装置、 １１２はリセッ１へ式同期検出回路、 １１３−ｉ、１１４−ｉは端末である。

Claims (1)

1. 【特許請求の範囲】 　伝送データ中の同期情報が連続してｎ回検出されると
   同期状態であると検出するとともに、該同期情報が連続
   してｍ回数検出されないと同期はずれ状態であると検出
   するリセット式同期検出回路において、 該同期情報が検出されると一致情報を出し該同期情報が
   検出されないと不一致情報を出す同期情報検出部（１）
   と、 ｎ回またはｍ回カウントアップされるとその旨の信号を
   出力する前方・後方保護用カウンタ（２）と、 該カウンタ（２）からのｎ回カウントアップされると出
   される信号とｍ回カウントアップされると出される信号
   とを受けて同期はずれ状態であるのか同期状態であるの
   かという情報を出力する同期検出部（３）と、 該同期検出部（３）からの該同期はずれ情報および該同
   期情報と該同期情報検出部（１）からの該一致情報およ
   び該不一致情報とを受けて、同期はずれ状態では、該一
   致情報が入力されるたびに該カウンタ（２）をカウント
   アップさせるとともに、該不一致情報が入力されると該
   カウンタ（２）をクリアする一方、同期状態では、該不
   一致情報が入力されるたびに該カウンタ（２）をカウン
   トアップさせるとともに、該一致情報が入力されると該
   カウンタ（２）をクリアするカウンタ制御部（４）とが
   設けられたことを、特徴とする、リセット式同期検出回
   路。