JPH0821923B2 - 同期回路 - Google Patents
同期回路Info
- Publication number
- JPH0821923B2 JPH0821923B2 JP1173439A JP17343989A JPH0821923B2 JP H0821923 B2 JPH0821923 B2 JP H0821923B2 JP 1173439 A JP1173439 A JP 1173439A JP 17343989 A JP17343989 A JP 17343989A JP H0821923 B2 JPH0821923 B2 JP H0821923B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- protection
- initial value
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 10
- 238000001514 detection method Methods 0.000 claims description 31
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルデータ伝送における同期回路に関
する。
する。
従来、この種の同期回路は第２図に示すように、入力
端子20に入力されたデータ列中の同期ビットを同期ビッ
ト検出回路21にて検出し、バイナリカウンタで形成され
るパルス生成回路24から出力されるフレーム同期用パル
ス25との一致不一致を一致不一致検出回路22にて行い、
前方保護段数分の不一致が連続した場合、同期はずれ状
態となり、次に、前記同期ビット検出回路21にて同期ビ
ットを検出した場合、前記パルス生成回路24は保護回路
23からのリセット信号26によりリセットされ以後、前記
一致不一致検出回路22にてフレーム同期用パルス25と同
期ビットの一致が後方保護段数分連続した場合、同期状
態となるような回路構成となっていた。
端子20に入力されたデータ列中の同期ビットを同期ビッ
ト検出回路21にて検出し、バイナリカウンタで形成され
るパルス生成回路24から出力されるフレーム同期用パル
ス25との一致不一致を一致不一致検出回路22にて行い、
前方保護段数分の不一致が連続した場合、同期はずれ状
態となり、次に、前記同期ビット検出回路21にて同期ビ
ットを検出した場合、前記パルス生成回路24は保護回路
23からのリセット信号26によりリセットされ以後、前記
一致不一致検出回路22にてフレーム同期用パルス25と同
期ビットの一致が後方保護段数分連続した場合、同期状
態となるような回路構成となっていた。
上述した従来の同期回路では、前方保護段数分の不一
致を検出し同期はずれ状態となり、次に同期ビットを検
出した場合にパルス生成回路をリセットし、後方保護段
数分の一致を検出して同期状態となるため、同期状態に
おいてデータ列の位相がずれたような場合、再同期状態
になるのに時間がかかるという欠点があった。
致を検出し同期はずれ状態となり、次に同期ビットを検
出した場合にパルス生成回路をリセットし、後方保護段
数分の一致を検出して同期状態となるため、同期状態に
おいてデータ列の位相がずれたような場合、再同期状態
になるのに時間がかかるという欠点があった。
本発明の目的は前記課題を解決した同期回路を提供す
ることにある。
ることにある。
前記目的を達成するため、本発明に係る同期回路は、
同期ビット検出回路と、保持回路と、第１の保護回路
と、一致不一致検出回路と、第２の保護回路と、パルス
生成回路とを有する同期回路であって、 同期ビット検出回路は、入力されたデータ列中の同期
ビットを検出するものであり、 保持回路は、同期はずれ状態において前記同期ビット
検出回路が同期ビットを検出した信号を入力としてパル
ス生成回路中のバイナリカウンタの値を保持し、次に同
期ビットが検出された際パルス生成回路中のバイナリカ
ウンタの値が前記保持した値と一致したとき一致情報を
第１の保護回路に出力する機能と、同期状態においてデ
ータ列の位相がずれたような場合に一致不一致検出回路
から出力されるイネーブル信号を受けてイネーブル状態
となり、前記同期ビット検出回路が同期ビットを検出し
た信号を入力として前記と同様な動作を行って一致情報
を第１の保護回路に出力する機能と、初期値情報をパル
ス生成回路に出力する機能とを有するものであり、 第１の保護回路は、前記保護回路からの一致情報が後
方保護段数分連続した場合に初期値設定パルスをパルス
生成回路に出力するものであり、 一致不一致検出回路は、同期状態においてデータ列の
位相がずれたような場合、同期ビット検出回路が検出し
た同期ビットとパルス生成回路から出力されるフレーム
同期用パルスとの不一致を検出してイネーブル信号を前
記保護回路と第２の保護回路に出力し、かつ一致が前方
保護段数分連続して得られたときに一致信号を前記保持
回路と第２の保護回路に出力するものであり、 第２の保護回路は、前記一致不一致検出回路から出力
されるイネーブル信号を入力として前方保護状態とな
り、一致信号が入力したときに初期値設定イネーブル信
号をパルス生成回路に出力するものであり、 パルス生成回路は、バイナリカウンタで形成され、保
持回路から出力される初期値情報と第１の保護回路から
出力される初期値設定パルスに基づいて初期値を設定し
同期状態となり、また第２の保護回路から出力される初
期値設定イネーブル信号と保護回路から出力される初期
値情報及び第１の保護回路から出力される初期値設定パ
ルスにより初期値を設定し同期状態となるものである。
同期ビット検出回路と、保持回路と、第１の保護回路
と、一致不一致検出回路と、第２の保護回路と、パルス
生成回路とを有する同期回路であって、 同期ビット検出回路は、入力されたデータ列中の同期
ビットを検出するものであり、 保持回路は、同期はずれ状態において前記同期ビット
検出回路が同期ビットを検出した信号を入力としてパル
ス生成回路中のバイナリカウンタの値を保持し、次に同
期ビットが検出された際パルス生成回路中のバイナリカ
ウンタの値が前記保持した値と一致したとき一致情報を
第１の保護回路に出力する機能と、同期状態においてデ
ータ列の位相がずれたような場合に一致不一致検出回路
から出力されるイネーブル信号を受けてイネーブル状態
となり、前記同期ビット検出回路が同期ビットを検出し
た信号を入力として前記と同様な動作を行って一致情報
を第１の保護回路に出力する機能と、初期値情報をパル
ス生成回路に出力する機能とを有するものであり、 第１の保護回路は、前記保護回路からの一致情報が後
方保護段数分連続した場合に初期値設定パルスをパルス
生成回路に出力するものであり、 一致不一致検出回路は、同期状態においてデータ列の
位相がずれたような場合、同期ビット検出回路が検出し
た同期ビットとパルス生成回路から出力されるフレーム
同期用パルスとの不一致を検出してイネーブル信号を前
記保護回路と第２の保護回路に出力し、かつ一致が前方
保護段数分連続して得られたときに一致信号を前記保持
回路と第２の保護回路に出力するものであり、 第２の保護回路は、前記一致不一致検出回路から出力
されるイネーブル信号を入力として前方保護状態とな
り、一致信号が入力したときに初期値設定イネーブル信
号をパルス生成回路に出力するものであり、 パルス生成回路は、バイナリカウンタで形成され、保
持回路から出力される初期値情報と第１の保護回路から
出力される初期値設定パルスに基づいて初期値を設定し
同期状態となり、また第２の保護回路から出力される初
期値設定イネーブル信号と保護回路から出力される初期
値情報及び第１の保護回路から出力される初期値設定パ
ルスにより初期値を設定し同期状態となるものである。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路構成図である。
図において、２は同期ビット検出回路、３は一致不一
致検出回路、4,7は保護回路、５はパルス生成回路、６
は保持回路である。
致検出回路、4,7は保護回路、５はパルス生成回路、６
は保持回路である。
同期はずれ状態において、入力端子１に入力されたデ
ータ列中の同期ビットは同期ビット検出回路２で検出さ
れる。同期ビット検出回路２で検出された同期ビット
は、保持回路６に入力され、パルス生成回路５中のバイ
ナリカウンタの値10を保持し、次に同期ビットを検出し
た際のバイナリカウンタの値10が一致したとき、保護回
路７に一致情報を出力する。このようにして後方保護段
数分一致が連続した場合、保持回路６から出力される初
期値情報12及び保護回路７から出力される初期値設定パ
ルス13によりパルス生成回路５の初期値を設定し同期状
態となる。また、同期状態において、入力端子１に入力
されるデータ列の位相がずれたような場合、一致不一致
検出回路３にて同期ビットとパルス生成回路５から出力
されるフレーム同期用パルス８との不一致が検出され、
前方保護状態に入ると同時に一致不一致検出回路３から
イネーブル信号11が出力され保持回路６がイネーブル状
態となり、同期ビット検出回路２で新たに検出した同期
ビットにてパルス生成回路５中のバイナリカウンタの値
10を保持し、次に同期ビットを検出したときのバイナリ
カウンタの値10が一致したとき、保護回路７に一致情報
を出力する。このようにして後方保護段数分の一致が連
続し、保護回路４の前方保護が解除されたとき、保護回
路４から出力される初期値設定イネーブル信号９と保持
回路６から出力される初期値情報12及び保護回路７から
出力される初期値設定パルス13によりパルス生成回路５
の初期値を設定し同期状態となる。
ータ列中の同期ビットは同期ビット検出回路２で検出さ
れる。同期ビット検出回路２で検出された同期ビット
は、保持回路６に入力され、パルス生成回路５中のバイ
ナリカウンタの値10を保持し、次に同期ビットを検出し
た際のバイナリカウンタの値10が一致したとき、保護回
路７に一致情報を出力する。このようにして後方保護段
数分一致が連続した場合、保持回路６から出力される初
期値情報12及び保護回路７から出力される初期値設定パ
ルス13によりパルス生成回路５の初期値を設定し同期状
態となる。また、同期状態において、入力端子１に入力
されるデータ列の位相がずれたような場合、一致不一致
検出回路３にて同期ビットとパルス生成回路５から出力
されるフレーム同期用パルス８との不一致が検出され、
前方保護状態に入ると同時に一致不一致検出回路３から
イネーブル信号11が出力され保持回路６がイネーブル状
態となり、同期ビット検出回路２で新たに検出した同期
ビットにてパルス生成回路５中のバイナリカウンタの値
10を保持し、次に同期ビットを検出したときのバイナリ
カウンタの値10が一致したとき、保護回路７に一致情報
を出力する。このようにして後方保護段数分の一致が連
続し、保護回路４の前方保護が解除されたとき、保護回
路４から出力される初期値設定イネーブル信号９と保持
回路６から出力される初期値情報12及び保護回路７から
出力される初期値設定パルス13によりパルス生成回路５
の初期値を設定し同期状態となる。
以上説明したように本発明は前方保護中に後方保護を開
始するため、同期状態からの同期はずれ、再同期状態ま
での時間を短くできるという効果を有する。
始するため、同期状態からの同期はずれ、再同期状態ま
での時間を短くできるという効果を有する。
第１図は本発明の一実施例を示す回路構成図、第２図は
従来例を示す回路構成図である。 １…入力端子、２…同期ビット検出回路 ３…一致不一致検出回路、４…保護回路 ５…パルス生成回路、６…保持回路 ７…保護回路、８…フレーム同期用パルス ９…初期値設定イネーブル信号 10…カウンタ値情報、11…イネーブル信号 12…初期値情報、13…初期値設定パルス
従来例を示す回路構成図である。 １…入力端子、２…同期ビット検出回路 ３…一致不一致検出回路、４…保護回路 ５…パルス生成回路、６…保持回路 ７…保護回路、８…フレーム同期用パルス ９…初期値設定イネーブル信号 10…カウンタ値情報、11…イネーブル信号 12…初期値情報、13…初期値設定パルス
Claims (1)
- 【請求項１】同期ビット検出回路と、保持回路と、第１
の保護回路と、一致不一致検出回路と、第２の保護回路
と、パルス生成回路とを有する同期回路であって、 同期ビット検出回路は、入力されたデータ列中の同期ビ
ットを検出するものであり、 保持回路は、同期はずれ状態において前記同期ビット検
出回路が同期ビットを検出した信号を入力としてパルス
生成回路中のバイナリカウンタの値を保持し、次に同期
ビットが検出された際パルス生成回路中のバイナリカウ
ンタの値が前記保持した値と一致したとき一致情報を第
１の保護回路に出力する機能と、同期状態においてデー
タ列の位相がずれたような場合に一致不一致検出回路か
ら出力されるイネーブル信号を受けてイネーブル状態と
なり、前記同期ビット検出回路が同期ビットを検出した
信号を入力として前記と同様な動作を行って一致情報を
第１の保護回路に出力する機能と、初期値情報をパルス
生成回路に出力する機能とを有するものであり、 第１の保護回路は、前記保持回路からの一致情報が後方
保護段数分連続した場合に初期値設定パルスをパルス生
成回路に出力するものであり、 一致不一致検出回路は、同期状態においてデータ列の位
相がずれたような場合、同期ビット検出回路が検出した
同期ビットとパルス生成回路から出力されるフレーム同
期用パルスとの不一致を検出してイネーブル信号を前記
保持回路と第２の保護回路に出力し、かつ一致が前方保
護段数分連続して得られたときに一致信号を前記保持回
路と第２の保護回路に出力するものであり、 第２の保護回路は、前記一致不一致検出回路から出力さ
れるイネーブル信号を入力として前方保護状態となり、
一致信号が入力したときに初期値設定イネーブル信号を
パルス生成回路に出力するものであり、 パルス生成回路は、バイナリカウンタで形成され、保持
回路から出力される初期値情報と第１の保護回路から出
力される初期値設定パルスに基づいて初期値を設定し同
期状態となり、また第２の保護回路から出力される初期
値設定イネーブル信号と保持回路から出力される初期値
情報及び第１の保護回路から出力される初期値設定パル
スにより初期値を設定し同期状態となるものであること
を特徴とする同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173439A JPH0821923B2 (ja) | 1989-07-05 | 1989-07-05 | 同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173439A JPH0821923B2 (ja) | 1989-07-05 | 1989-07-05 | 同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0338130A JPH0338130A (ja) | 1991-02-19 |
| JPH0821923B2 true JPH0821923B2 (ja) | 1996-03-04 |
Family
ID=15960492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173439A Expired - Lifetime JPH0821923B2 (ja) | 1989-07-05 | 1989-07-05 | 同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821923B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104119200A (zh) * | 2014-07-29 | 2014-10-29 | 宁波巨化化工科技有限公司 | 一种四氯化碳的吸附提纯方法 |
-
1989
- 1989-07-05 JP JP1173439A patent/JPH0821923B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104119200A (zh) * | 2014-07-29 | 2014-10-29 | 宁波巨化化工科技有限公司 | 一种四氯化碳的吸附提纯方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338130A (ja) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637746A (ja) | フレーム同期制御方式 | |
| JP2000324116A (ja) | フレーム同期方法およびフレーム同期回路 | |
| JPH0821923B2 (ja) | 同期回路 | |
| JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
| JPS585543B2 (ja) | フレ−ム同期装置 | |
| JP3228408B2 (ja) | 同期化回路及び同期化方法 | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JPH04245734A (ja) | 同期回路 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JPH07250056A (ja) | フレーム同期回路 | |
| JPH04120929A (ja) | ディジタルデータ伝送同期回路 | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| JP2697560B2 (ja) | Ｃｒｃエラー検出回路 | |
| JP2549472Y2 (ja) | フレーム同期保護回路 | |
| JPH0691524B2 (ja) | フレーム同期回路 | |
| JP3589752B2 (ja) | フレーム同期回路 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JPH10290221A (ja) | 同期保護装置 | |
| JPH0818549A (ja) | マルチフレーム同期保護回路 | |
| JPH04294651A (ja) | 同期方式 | |
| JPH06177870A (ja) | 同期保護装置 | |
| JPS61171246A (ja) | 同期外れ検出回路 | |
| JPH07250055A (ja) | フレーム同期回路 | |
| JPS6276337A (ja) | フレ−ム同期回路 | |
| JPH11220461A (ja) | 時刻品質情報検出装置及びその検出方法 |