JPH03273655A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH03273655A JPH03273655A JP2075048A JP7504890A JPH03273655A JP H03273655 A JPH03273655 A JP H03273655A JP 2075048 A JP2075048 A JP 2075048A JP 7504890 A JP7504890 A JP 7504890A JP H03273655 A JPH03273655 A JP H03273655A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- thermocompression
- bonded
- semiconductor element
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回路基板上にＩＣ，ＬＳＩなどの半導体素子
基板が実装された混成集積回路装置に関する。
基板が実装された混成集積回路装置に関する。
近年、一基板上に多くの半導体素子を搭載するマルチチ
ップ化混成集積回路や、極めて薄く形成された小型化回
路基板の開発が進められ、中でもファクシミリ装置に使
われるサーマルヘッドやイメージセンサ、ＬＣＤ、Ｅｌ
デイスプレィ、ＩＣカードなどが実用化されている。こ
れらは半導体技術の進展に伴ない、低コスト、高性能化
の要求に対応するもので、半導体素子と回路基板上に形
成される微細配線電極との接続がそのデバイスの大きさ
、性能を決定している。
ップ化混成集積回路や、極めて薄く形成された小型化回
路基板の開発が進められ、中でもファクシミリ装置に使
われるサーマルヘッドやイメージセンサ、ＬＣＤ、Ｅｌ
デイスプレィ、ＩＣカードなどが実用化されている。こ
れらは半導体技術の進展に伴ない、低コスト、高性能化
の要求に対応するもので、半導体素子と回路基板上に形
成される微細配線電極との接続がそのデバイスの大きさ
、性能を決定している。
従来主として用いられる混成集積回路装置では〜あるい
は細線を使用したワイヤボンディングによって半導体素
子と回路基板とが接続されている。
は細線を使用したワイヤボンディングによって半導体素
子と回路基板とが接続されている。
しかし、さらに端子数が増加し、またデバイス全体を薄
型化するには限界がある。これに対し半導体素子の端子
電極に金属バンブを形成して実装するフリップチップ方
式やＴＡＢ方式が注目され、有効な手段として使用され
ている。これらは、回路基板あるいはフィルムテープ上
に複数個の半導体素子を連続して搭載することが可能で
端子接続後の特性検査が容易になることと、薄型化デバ
イスを実現するには有利な点が多いからである。
型化するには限界がある。これに対し半導体素子の端子
電極に金属バンブを形成して実装するフリップチップ方
式やＴＡＢ方式が注目され、有効な手段として使用され
ている。これらは、回路基板あるいはフィルムテープ上
に複数個の半導体素子を連続して搭載することが可能で
端子接続後の特性検査が容易になることと、薄型化デバ
イスを実現するには有利な点が多いからである。
しかしながら、これに用いる半導体素子の端子電極は、
アルミ材の上にＴｉ −Ｐｔ、 Ｔｉ−Ｗ 、 Ｔｉ
−Ｃｕ。
アルミ材の上にＴｉ −Ｐｔ、 Ｔｉ−Ｗ 、 Ｔｉ
−Ｃｕ。
Ｃｒ−ｃｎ、 Ｃｒ−ｍなどのバリアメタルの蒸着工程
。
。
感光性樹脂によるパターン化の７オトリソエ程。
バンプを形成するためのＡｕメツキ工程およびエツチン
グ工程など複雑な工程が付加されるため、さらに特殊な
製造設備が必要で、このような工程がほぼ完成された半
導体ウェハに実装されるため、歩留りが低下し、半導体
素子チップの総合コストが非常に高くなるという欠点が
ある。
グ工程など複雑な工程が付加されるため、さらに特殊な
製造設備が必要で、このような工程がほぼ完成された半
導体ウェハに実装されるため、歩留りが低下し、半導体
素子チップの総合コストが非常に高くなるという欠点が
ある。
本発明の目的は、上記のような問題点を解消すめために
なされたもので、低コストの混成集積回路＠直を提供す
ることにある。
なされたもので、低コストの混成集積回路＠直を提供す
ることにある。
（！Ｉｌｉを解決するための手段〕
本発明の混成集積回路装置は、
複数儂の配線電極が形成された回路基板と、前記配線電
極上に先端球状細線を順次圧着して形成された１つ以上
の円柱状圧着導体突起と、該圧着導体突起と同等の位置
に端子電極をもち、該端子電極が該圧着導体突起とｖＡ
ｗされて、前記回路基板と対向する半導体素子基板とを
有する。
極上に先端球状細線を順次圧着して形成された１つ以上
の円柱状圧着導体突起と、該圧着導体突起と同等の位置
に端子電極をもち、該端子電極が該圧着導体突起とｖＡ
ｗされて、前記回路基板と対向する半導体素子基板とを
有する。
回路基板の配線電極側にＰＪ単な導体突起を形成して、
回路基板と導体素子を接続するため、低コストの混成集
積回路装置が得られる。
回路基板と導体素子を接続するため、低コストの混成集
積回路装置が得られる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の混成集積回路装置を示
す概略断面図である。
す概略断面図である。
本実施例の混成集積回路装置は、複数個の配線電極１１
が形成された回路基板１２と、配線電極１１上に先端球
状ん線を順次熱圧着した形成された円柱状熱圧ＷＡＬＩ
突起１３と、該熱圧着突起１３と同等の位置にＭ端子電
極１４をもち、該Ｍ端子電極１４が熱圧着ん突起と固着
されて回路基板１２と対向する半導体素子基板１５とか
らなっている。
が形成された回路基板１２と、配線電極１１上に先端球
状ん線を順次熱圧着した形成された円柱状熱圧ＷＡＬＩ
突起１３と、該熱圧着突起１３と同等の位置にＭ端子電
極１４をもち、該Ｍ端子電極１４が熱圧着ん突起と固着
されて回路基板１２と対向する半導体素子基板１５とか
らなっている。
次に、本実施例の混成集積回路装置の１Ｍ３！［方法を
説明する。
説明する。
複数の配線電極１１が形成された回路基板１２を例えば
１５０℃に加熱した支持テーブルに固定し、配線電極１
１上に３０１ｊ１１φの先端球状細線を順次熱圧着し、
円柱状熱圧＠〜突起１３を形成する。熱圧着は回路”基
板面と平行方向に超音波振動、垂直方向に圧力を先端球
状ＡＬＩＩＩに印加すればよく、連続して容易に円柱状
熱圧＠ん突起１３を形成することができる。さらに、配
線電極１１に円柱状熱圧ＩＡｕ突起１３が形成された回
路基板１２上に、Ａ１１ｆｉ子電極１４が形成された半
導体素子基板１５を載雪し、円柱状熱圧着船突起１３と
Ｍ端子電極１４とが相対して配置されたｌ！統部を熱圧
着によって接続する。
１５０℃に加熱した支持テーブルに固定し、配線電極１
１上に３０１ｊ１１φの先端球状細線を順次熱圧着し、
円柱状熱圧＠〜突起１３を形成する。熱圧着は回路”基
板面と平行方向に超音波振動、垂直方向に圧力を先端球
状ＡＬＩＩＩに印加すればよく、連続して容易に円柱状
熱圧＠ん突起１３を形成することができる。さらに、配
線電極１１に円柱状熱圧ＩＡｕ突起１３が形成された回
路基板１２上に、Ａ１１ｆｉ子電極１４が形成された半
導体素子基板１５を載雪し、円柱状熱圧着船突起１３と
Ｍ端子電極１４とが相対して配置されたｌ！統部を熱圧
着によって接続する。
このような構造の混成集積回路装置は、使用した半導体
素子基板１５の端子電極には複雑な工程によってバンブ
を作る必要が無く、通常汎用的に使用されているＭ端子
電極のままで良い。したがって、半導体素子基板１５は
ウェハ時で検査した良質だけを使用できる。さらに、回
路基板１２への円柱状熱圧着〜突起１３の形成も不良回
路基板には選択して実行しなくとも良くなるので、無駄
も無くなる。総合的に極めて低価格で超薄型の混成集積
回路装置を得ることができる。
素子基板１５の端子電極には複雑な工程によってバンブ
を作る必要が無く、通常汎用的に使用されているＭ端子
電極のままで良い。したがって、半導体素子基板１５は
ウェハ時で検査した良質だけを使用できる。さらに、回
路基板１２への円柱状熱圧着〜突起１３の形成も不良回
路基板には選択して実行しなくとも良くなるので、無駄
も無くなる。総合的に極めて低価格で超薄型の混成集積
回路装置を得ることができる。
なお、上記実施例では〜細線を３０鳩φ、ａ！度を１５
０℃に設定して行ったが、これに限定されることなく円
板状熱圧着〜突起１３の形状、ピッチ、回路基板材など
との適合性により、自由に選択して良い。また、この細
線の材料も他の材料、例えばＣｕ、 Ｍなど配線電極に
圧着できるものであればよい。
０℃に設定して行ったが、これに限定されることなく円
板状熱圧着〜突起１３の形状、ピッチ、回路基板材など
との適合性により、自由に選択して良い。また、この細
線の材料も他の材料、例えばＣｕ、 Ｍなど配線電極に
圧着できるものであればよい。
ワイヤボンドによる接続の際にはＭ端子電極１４の配置
は半導体素子基板１５の周辺部に限られていたが、Ｍ端
子電極１４を半導体素子１５の中央部にも設置できるの
で高！５度に多くの端子電極の接続が可能となる。
は半導体素子基板１５の周辺部に限られていたが、Ｍ端
子電極１４を半導体素子１５の中央部にも設置できるの
で高！５度に多くの端子電極の接続が可能となる。
第２図は本発明の第２の実施例混成１１１積回路装雪を
示す概略断面図である。
示す概略断面図である。
回路基板１２上の配線電極１１に熱圧着によって円柱状
熱圧着ん突起１３が形成された構造は第１の実施例に示
した構造と同等である。本実施例ではこの円柱状熱圧着
〜突起１３の上にざらに＾Ｏペーストのような導電性接
着剤１６を塗布している。これは転写あるいはデイスペ
ンサなどにより容易に可能である。その後、半導体素子
基板１５をＡｉ喘丁子電極１４円柱状熱圧着ん突起１３
とを相対させ載置し、導電性接着剤１６を加熱硬化させ
接続させている。
熱圧着ん突起１３が形成された構造は第１の実施例に示
した構造と同等である。本実施例ではこの円柱状熱圧着
〜突起１３の上にざらに＾Ｏペーストのような導電性接
着剤１６を塗布している。これは転写あるいはデイスペ
ンサなどにより容易に可能である。その後、半導体素子
基板１５をＡｉ喘丁子電極１４円柱状熱圧着ん突起１３
とを相対させ載置し、導電性接着剤１６を加熱硬化させ
接続させている。
このような構造によれば第１の実施例に示した効果は同
様に得られる他、円柱状熱圧着ん突起１３とＭ端子電極
１４との固着の際、極端に大きな押圧力を必要としない
。このため、とかく、双方の端子部を押圧した際に発生
する半導体素子基板１５のマイク［」クラックによる損
傷が無くなり、安定した接続が高密度で可能になる。
様に得られる他、円柱状熱圧着ん突起１３とＭ端子電極
１４との固着の際、極端に大きな押圧力を必要としない
。このため、とかく、双方の端子部を押圧した際に発生
する半導体素子基板１５のマイク［」クラックによる損
傷が無くなり、安定した接続が高密度で可能になる。
なお、以上の説明では、半導体素子基板の端子電極はＭ
端子電極のものを１１１だけを使用したが、多数似でも
よくまた高価になるが半田バンプ、Ａｕバンプが形成さ
れているものでも同様に適用できることはその構成から
明らかであり、特に本発明を限定するものではない。
端子電極のものを１１１だけを使用したが、多数似でも
よくまた高価になるが半田バンプ、Ａｕバンプが形成さ
れているものでも同様に適用できることはその構成から
明らかであり、特に本発明を限定するものではない。
以上説明したように本発明は、回路基板の配線電極側に
導体突起を形成して、回路基板と半導体素子を接続する
ことにより、ＩＣ，ＬＳＩなどの半導体素子基板は端子
電極に通常のＭｌ！極を用いても容易にワイヤレス接続
が高密度で可能になるので、このような構成をフィルム
キャリア実装によるＴＡＢ方式やあるいはフリップチッ
プ方式などの機能デバイスに実装すれば、装置デバイス
の小型、ｉＩ型化、高性能化、低価格化が実現される効
果がある。
導体突起を形成して、回路基板と半導体素子を接続する
ことにより、ＩＣ，ＬＳＩなどの半導体素子基板は端子
電極に通常のＭｌ！極を用いても容易にワイヤレス接続
が高密度で可能になるので、このような構成をフィルム
キャリア実装によるＴＡＢ方式やあるいはフリップチッ
プ方式などの機能デバイスに実装すれば、装置デバイス
の小型、ｉＩ型化、高性能化、低価格化が実現される効
果がある。
第１図および第２図は本発明の一実施例の混成集積回路
装置を示す概略断面図である。 １１・・・配線電極、 １２・・・回路基板、１３
・・・円柱状熱圧＠〜突起、 １４・・・Ｍ端子電極、 １５・・・半導体素子基板
、１６・・・導電性接着剤。
装置を示す概略断面図である。 １１・・・配線電極、 １２・・・回路基板、１３
・・・円柱状熱圧＠〜突起、 １４・・・Ｍ端子電極、 １５・・・半導体素子基板
、１６・・・導電性接着剤。
Claims (1)
- １、複数個の配線電極が形成された回路基板と、前記配
線電極上に先端球状細線を順次圧着して形成された１つ
以上の円柱状圧着導体突起と、該圧着導体突起と同等の
位置に端子電極をもち、該端子電極が該圧着導体突起と
固着されて、前記回路基板と対向する半導体素子基板と
を有する混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2075048A JPH03273655A (ja) | 1990-03-22 | 1990-03-22 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2075048A JPH03273655A (ja) | 1990-03-22 | 1990-03-22 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03273655A true JPH03273655A (ja) | 1991-12-04 |
Family
ID=13564930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2075048A Pending JPH03273655A (ja) | 1990-03-22 | 1990-03-22 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03273655A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077725A (en) * | 1992-09-03 | 2000-06-20 | Lucent Technologies Inc | Method for assembling multichip modules |
-
1990
- 1990-03-22 JP JP2075048A patent/JPH03273655A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077725A (en) * | 1992-09-03 | 2000-06-20 | Lucent Technologies Inc | Method for assembling multichip modules |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US4693770A (en) | Method of bonding semiconductor devices together | |
| US6553660B2 (en) | Electronic device and a method of manufacturing the same | |
| JPH0332914B2 (ja) | ||
| US6717252B2 (en) | Semiconductor device | |
| JP2001068621A (ja) | 半導体装置及びその製造方法 | |
| WO1999034436A1 (en) | Semiconductor device | |
| JP2001250836A (ja) | 半導体装置およびその製造方法 | |
| US20080111230A1 (en) | Wiring film having wire, semiconductor package including the wiring film, and method of fabricating the semiconductor package | |
| US20050269680A1 (en) | System-in-package (SIP) structure and fabrication thereof | |
| US6528343B1 (en) | Semiconductor device its manufacturing method and electronic device | |
| JPH0432541B2 (ja) | ||
| JP2002231765A (ja) | 半導体装置 | |
| JP3500378B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004288815A (ja) | 半導体装置及びその製造方法 | |
| JP3770321B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4465884B2 (ja) | 半導体装置およびその製造方法 | |
| KR100310037B1 (ko) | 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JPH07254632A (ja) | 半導体装置及びその製造方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP2004214373A (ja) | バンプ付き半導体素子およびその実装方法 | |
| JPS6091656A (ja) | 半導体装置の製造方法 | |
| JPH1022329A (ja) | 半導体装置 | |
| JPS5824014B2 (ja) | 実装体の製造方法 |