JPH03274844A - Ｐｓｋ変調信号の遅延検波回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ディジタル複素信号（以下、複素データと呼
ぶ）を位相角信号（以下、位相データと呼ぶ）に変換し
て復調信号を得るようにしたＰＳＫ変調信号の遅延検波
回路に関する。

［従来の技術］ 第２図に、従来、知られているＰＳＫ変調信号の遅延検
波回路を示す。１及び２はミキサ、３は局部発振器、４
は移相回路、５及び６は低域フィルタ、７はディジタル
複素信号変換器、２０は遅延検波回路、１２は１シンボ
ル遅延器、２１は複素乗算器、２２は周波数誤差補正器
（周波数誤差補正回路２３、周波数誤差検出器１６及び
平均化回路１７により構成される）及び１５は判定器で
ある。

次に、その動作を説明する。

入力端子Ａから入力される変調波信号は、ミキサ１及び
２の一方の入力に加えられ、同時に、このミキサ１の他
方の入力には局部発振器３の出力が直接側えられ、ミキ
サ２の他方の入力には局部発振器３の出力が移相回路４
を介してπ／２の位相差で加えられ、準ベースバンドに
周波数変換される。

ミキサ１及び２の出力は、それぞれ低域フィルタ５及び
６に加えて入力雑音の帯域制御が行なわれ、その出力は
ディジタル複素信号変換器７において複素データに変換
される。以下の処理は複素データのモードで施される。

図中、矢印のついた２本線ば複素データの流れを示して
いる。

即ち、ディジタル複素信号変換器７の出力信号は直接複
素乗算器２１の一方の入力に加えられ、同時に、この出
力信号はｌシンボル遅延器１２を経て複素乗算器２１の
他方の入力へ加えられる。

複素乗算器２１の出力には両信号間の位相差をもつ信号
が得られる。この両信号間の位相差は、送信搬送波周波
数と局部発振器３との周波数ずれ等による周波数誤差成
分を含むが、周波数誤差補正Ｎ２２により補正され、そ
の補正された出力信号は判定器１５へ入力され、ディジ
タル信号Ｏか１の判定が行なわれ、その出力は復調デー
タとなる。

なお、第２図に示す周波数誤差補正器２２は、周波数誤
差検出器１６、平均化回路１７及び周波数誤差補正回路
２３から構成され、その動作は次のとおりである。

周波数誤差検出器１６は、判定器１５からの復調データ
と周波数誤差補正回路２３から得られた周波数補正後の
複素データとを比較することにより、周波数誤差補正回
路２３による補正制御が過剰か不足かを検出し、補正量
を適正にするための複素データを平均化回路１７に出力
する。平均化回路１７では、ノイズ等による複素データ
の急激な変化を移動子均等の処理を施すことにより平滑
にし、周波数誤差補正回路２３に入力する。

なお、周波数誤差補正回路２３は複素乗算器で構成され
ている。

［発明が解決しようとする課題］ 従来の実施方法では、 （１）複素乗算器を使用しているので回路が複雑となり
、ハードウェアで実現する場合、回路規模が大きくなり
小型化が難しい。

現在の技術レベルでは、８ビツト×８ビツトの複素デー
タを処理する場合、複素乗算器−個を汎用ＴＴＬのＩＣ
で構成すると、約４０個を必要とする。専用のＩＣで構
成するとしても、大きさ（表面寸法）が約３０ｍｍＸ８
０ｍｍのＩＣを４偲必要とるする。

（２）Ｗ累乗算器の代わり、に、省電力型のＤＳＰ（Ｄ
ｉｇｉｔａｌ　　Ｓｉｇｎａｌ　　Ｐｒｏｃｅｓ−ｓｏ
ｒ）を使用するとしても、まだ消費電力が大きい上に高
速な復調ができない。

現在の技術レベルでは、（１）と同様の複素データを処
理する場合、消費電力は５００ｍＷであり、ＰＳＫの″
４ｘ調可能伝送レートは２５６ｋｂｐｓである。

等の欠点があった。

本発明は、このような欠点を改良する目的でなされたも
のである。

［問題点を解決するための手段］ 本発明は、これらの欠点を解決するため、複素乗算器の
代わりに、回路構成が簡単で省電力を特徴とする加減算
器を使用できるよう、複素データを位相データに変換し
、該位相データを処理することにより復調を可能とした
ＰＳＫ変調信号の遅延検波回路である。

その構成は次の手段により成る。

（１）　　遅延検波回路に入力された複素データから位
相データに変換する手段 （２）該位相データを１シンボル分遅延させる手段 （３）前記位相データと１シンボル分遅延させた信号と
の位相差を求める手段 （４）　　該手段からの信号が１かＯかの判定をする手
段 （５）前記した送信側局部発振器と局部発振器３との周
波数ずれ等により生じた位相差を補正する手段 （作用） ４相ＰＳＫについて遅延検波する場合を例として説明す
れば次のとおりである。

送信側において、グレイコードで差動符号化したデータ
列により変調するため、受信復調側においては、連続し
た２シンボル間でＮシンボルの位相がＮ−１シンボルか
ら何度回転したかを検出することにより復調ができる。

位相の回転量と復調データ列（１，Ｑ）との関係は、例
えば、位相の回転量が０度の時復調データ列は（０，０
）　、９０度の時（１，０）、１８０度の時（１，１）
及び２７０度の時（０，１）である。

（実施例） 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図で、図にお
いて第２図と同一符号は同一または相当部分を示し、詳
細な説明は省略する。１１はＸＹ→θＹ→θ、１３は減
算器及び１４は周波数誤差補正器である。

ディジタル複素信号変換器７によりディジタル複素化さ
れた変調データは、ＸＹ→θ変換器変換器上り位相デー
タに変換され、以下の処理は位相データのモードで施さ
れる。

即ち、ｘｙ−ｅ変換ｉｌｌにより得られた位相データは
、減算器１３の一方の入力に加えられ、同時に、この位
相データはｌシンボル遅延器１２により１シンボル遅延
された後、減算器１３の他方の入力に加えられる。従っ
て、減算器１３に入力する信号は、連続した２信号とな
る。減算器１３は、前記２信号間の位相差信号を出力す
る。この両信号間の位相差は、送信搬送波周波数と局部
発振器３との周波数ずれによる周波数誤差成分を含むが
、周波数誤差補正器１４により補正される。

その補正された出力信号は判定器１５へ入力され、ディ
ジタル信号Ｏか１の判定が行なわれ、その出力は復調デ
ータとなる。

なお、第１図に示す周波数誤差補正器１４は、周波数誤
差検出器１６、平均化回路１７及び周波数誤差補正回路
１８から構成され、その動作は、従来例の動作と同様で
ある。即ち、第２図に示す複素乗算器で構成される周波
数誤差補正器２３が加算器で構成される周波数誤差補正
回路１８に置き替わり、取り扱うデータのモードが複素
データから位相データになっただけである。

ここで、第１図、第３図及び第４図を参照してより詳細
に説明する。

今、Ｎ−１シンボルがディジタル複素信号変換Ｎ７から
出力され、その位相平面上の点を５ｎ−１とすると（第
３図）、ＸＹ−θ変換器１１からｏｎ−１なるデータが
出力され、減算器１３と１シンボル遅延器１２に入力さ
れる。

次いで、Ｎシンボルがディジタル複素信号変換器７から
出力され、その位相平面上の点をＳ。とすると（第３図
）、ｘＹ−θ変換器１１からθ。

なるデータが出力され、減算器１３と１シンボル遅延Ｗ
１２に入力される。減算器１３では、θ。

θｎ−１をモジ０３６０度で計算し、第４図に示すよう
に、θＦを出力する。ここで、θＦには周波数ずれによ
る位相の回転量が含まれているため、これを補正する方
向に平均化回路１７からの補正量θＨか周波数誤差補正
回路１８に加えられる。

なお、補正量θ□の発生メカニズムを第４図のθＦを例
にして説明すると、θＦは、周波数誤差補正回路１８て
θＨが加えられたことによりθ、となる。このθ、は判
定器１５の入力と周波数誤差検出Ｗ１６の一方の入力に
加えられる。また、この周波数誤差検出器１６の他方の
入力には判定器１５からの判定結果が入力される。第４
図の場合、θＦ’：９０度なので（１，０）となる。

周波数誤差検出Ｗ１６では、前記θ、と判定器１５から
のディジタル信号（１，０）から逆算した９０度との位
相差を計算し、平均化回路１７へ入力する。この平均化
回路１７ば、ノイズ等による△θの急激な変化を移動子
均等の処理を施すことによりθ□とし、周波数誤差補正
回路１８に入力する。また、判定Ｗ１５では、周波数誤
差補正回路１８からの位相差に従って前記（Ｉ、Ｑ）の
組み合わせを出力する。第４図の例では、θキ９０度な
ので（１，０）が出力される。この時、位相を９０度の
整数倍に決定するためのスレシュホールドは、４５度、
１３５度、２２５度および３１５度である。

スレシュホールドの選び方により、Ｎ相のＰＳＫ変調波
の検波やπ／４シフトＱＰＳＫ変調波の検波にも適用で
きる。

（発明の効果） 以上説明したように、本発明では複素データを位相デー
タに変換し、位相データのモードで多相ＰＳＫ変調波の
検波を行っているので、回路構成の複雑な複素乗算器を
使用する必要がなく、次の様な利点をもつ加減算器の使
用で済む。

（１回路構成が簡易になる。

（２部品コストが低置になる。

（３小型になる。

（４製造コストが下がる。

（５消費電力か少なくなる。

具体的には、次のように説明できる。

（１）　　回路構成は、カスタム化された又はゲートア
レー形の大きさが通常の１６ビン・ＤＩＰ形ＩＣで済む
ので、従来例と比較して格段に簡易になる。

（２）消費電力は、従来的５００ｍＷであったが、使用
ＩＣか一個で済むために数ｍＷになり、省電力に大きく
寄与する。

【図面の簡単な説明】

第１図は、本発明による実施例を示すブロック図。 第２図は、従来の実施例を示すブロック図。 第３図は、複素データと位相データの関係を示す図。 第４図は、周波数誤差検出器による周波数誤差補正を示
す図である。 １０は、遅延検波回路 １１は、ＸＹ−θ変換器 １２は、シンボル遅延器 １３は、減算器 １４は、周波数誤差補正器 １５は、判定器 １６は、周波数誤差検出器 １７は、平均化回路 １８は、周波数誤差補正回路

Claims (1)

1. 【特許請求の範囲】 ＰＳＫ変調信号と該信号を遅延器により１シンボル分遅
   延させた信号との位相差をとることにより、送信搬送波
   周波数と受信局部発振周波数間の周波数誤差の補正及び
   復調信号の出力を可能とする遅延検波回路において、 該遅延検波回路に入力されたディジタル複素信号を位相
   角信号に変換する手段と、 該変換手段により得られた移相角信号を１シンボル分遅
   延させる手段と、 該遅延手段と前記変換手段から得られた二つの信号間の
   位相差を検出する手段と、 該検出手段により得られた信号が１か０かの判定をする
   手段と、 該判定手段により得られた信号と前記検出手段により得
   られた信号の二つの信号により送信搬送波周波数と受信
   局部発振周波数間の周波数誤差に基づく位相差を補正す
   る手段と を有することを特徴とするＰＳＫ変調信号の遅延検波回
   路。