JPH0327538A - 電荷結合デバイス - Google Patents
電荷結合デバイスInfo
- Publication number
- JPH0327538A JPH0327538A JP2157804A JP15780490A JPH0327538A JP H0327538 A JPH0327538 A JP H0327538A JP 2157804 A JP2157804 A JP 2157804A JP 15780490 A JP15780490 A JP 15780490A JP H0327538 A JPH0327538 A JP H0327538A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- charge
- potential
- well
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/01—Manufacture or treatment
- H10D44/041—Manufacture or treatment having insulated gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/462—Buried-channel CCD
- H10D44/464—Two-phase CCD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/335—Channel regions of field-effect devices of charge-coupled devices
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、電荷結合デバイス(以下CCDという)、特
にチャンネル電位溝を使用して電荷転送効率を改善する
溝構造電荷結合デバイスに関する。
にチャンネル電位溝を使用して電荷転送効率を改善する
溝構造電荷結合デバイスに関する。
[従来の技術]
CODは、横方向に一直線上に、近接して離間したセル
のアレイ (配列)である。各セルにおいて、半導体基
板には、電荷キャリアを蓄積するチャンネル領域が形成
され、この半導体基板を覆う酸化層」二に電極が形威さ
れている。位相が異なるクロック信号が、隣接するセル
の電極を駆動するとき、電界が隣接するチャンネル領域
間に生じ、この電界により、あるセルのチャンネル領域
に蓄積された電荷キャリアは、隣のセルのチャンネル領
域に移動させられる。互いに隣接するCODセルの電極
に適当に位相を調整した信号を供給すれば、電荷はセル
からセルへ横方向に移動する。
のアレイ (配列)である。各セルにおいて、半導体基
板には、電荷キャリアを蓄積するチャンネル領域が形成
され、この半導体基板を覆う酸化層」二に電極が形威さ
れている。位相が異なるクロック信号が、隣接するセル
の電極を駆動するとき、電界が隣接するチャンネル領域
間に生じ、この電界により、あるセルのチャンネル領域
に蓄積された電荷キャリアは、隣のセルのチャンネル領
域に移動させられる。互いに隣接するCODセルの電極
に適当に位相を調整した信号を供給すれば、電荷はセル
からセルへ横方向に移動する。
隣接するCODセル間の電荷転送の始めの段階では、セ
ルのチャンネル領域間のクロツク信号により誘導された
電界勾配は、キャリアを受け側のセルに迅速に移動させ
る強力な電界となる。互いに隣接するセルのチャンネル
領域間の高キャリア濃度勾配も、拡散によりキャリアの
流れを促進する。しかし、残留するキャリアが少なくな
るにつれて、転送中セルの端のキャリア濃度勾配は減少
する。その間に、転送中セルの下のフエルミ・レベルも
、キャリアの密度の減少と共に減少する。
ルのチャンネル領域間のクロツク信号により誘導された
電界勾配は、キャリアを受け側のセルに迅速に移動させ
る強力な電界となる。互いに隣接するセルのチャンネル
領域間の高キャリア濃度勾配も、拡散によりキャリアの
流れを促進する。しかし、残留するキャリアが少なくな
るにつれて、転送中セルの端のキャリア濃度勾配は減少
する。その間に、転送中セルの下のフエルミ・レベルも
、キャリアの密度の減少と共に減少する。
これにより、セル間の接合部の電荷勾配が減少し、この
接合部におけるキャリアの流れの速度が減少する。
接合部におけるキャリアの流れの速度が減少する。
[発明が解決しようとする課題]
CODの電荷転送効率は、転送サイクルの始めにあるセ
ルに蓄積された最初の電荷に対する、電荷転送サイクル
の最後までにセルの外に送り出される電荷の比である。
ルに蓄積された最初の電荷に対する、電荷転送サイクル
の最後までにセルの外に送り出される電荷の比である。
電荷転送効率が高いと、CODを通過する電荷の実質的
な劣化が起きない。
な劣化が起きない。
CODセルの電極に供給されるクロツク信号の周波数が
増加すると、全ての電荷キャリアをあるセルからその隣
のセルに移動させるのに使用できる時間が減少する。高
クロック周波数では、電荷のかなりの部分が、転送サイ
クルの最後に残留することがある。この様に、CODの
動作周波数が増加すると、電荷転送効率が減少する。
増加すると、全ての電荷キャリアをあるセルからその隣
のセルに移動させるのに使用できる時間が減少する。高
クロック周波数では、電荷のかなりの部分が、転送サイ
クルの最後に残留することがある。この様に、CODの
動作周波数が増加すると、電荷転送効率が減少する。
例えば、1976年10JJ12日に発行されたコソノ
キーによる発明の「電荷結合回路への低ノイズ・レベル
の誘導信号」と題する米国特許第3,986,198号
明細書に記載された従来の2相CCDセルは、チャンネ
ル内の不純物濃度を変化させることで、2層構造のチャ
ンネル電位を形威する。低電位層は、セル内に電荷を蓄
積するための電位井戸を形或する。あるセル内の電位井
戸及びそのセルに先行する隣の電位井戸間の高電位層は
、電位障壁として働き、井戸から井戸への電荷の逆流を
防止する。電荷転送の最初の段階では、あるセルの井戸
内のキャリアは、次に続くセルの電位障壁よりも電位が
実質的に高く、キャリアは即座に流れ出し、障壁を越え
て次のセルの井戸内に拡散する。ただし、少数の電荷キ
ャリアのみがセル内の電位井戸に残っている電荷転送の
後半の段階では、セルの結合部の電界及び濃度勾配が小
さくなり、残りの少数のキャリアはその井戸を通過して
、拡散処理により主に制限されて、井戸の長さの関数で
ある比較的遅い速度で次の井戸に移動する。
キーによる発明の「電荷結合回路への低ノイズ・レベル
の誘導信号」と題する米国特許第3,986,198号
明細書に記載された従来の2相CCDセルは、チャンネ
ル内の不純物濃度を変化させることで、2層構造のチャ
ンネル電位を形威する。低電位層は、セル内に電荷を蓄
積するための電位井戸を形或する。あるセル内の電位井
戸及びそのセルに先行する隣の電位井戸間の高電位層は
、電位障壁として働き、井戸から井戸への電荷の逆流を
防止する。電荷転送の最初の段階では、あるセルの井戸
内のキャリアは、次に続くセルの電位障壁よりも電位が
実質的に高く、キャリアは即座に流れ出し、障壁を越え
て次のセルの井戸内に拡散する。ただし、少数の電荷キ
ャリアのみがセル内の電位井戸に残っている電荷転送の
後半の段階では、セルの結合部の電界及び濃度勾配が小
さくなり、残りの少数のキャリアはその井戸を通過して
、拡散処理により主に制限されて、井戸の長さの関数で
ある比較的遅い速度で次の井戸に移動する。
1974年3月l2日に発行されたアメリオそ3
の他の発明による「情報チャンネルに沿って濃度が不均
一な静止電荷を利用した電荷結合デバイス」と題する米
国特許第3,7 9 6,9 3 2号明細掛には、横
方向に傾斜した初期設定電位勾配を有する各CCDセル
のチャンネル領域が記載されている。
一な静止電荷を利用した電荷結合デバイス」と題する米
国特許第3,7 9 6,9 3 2号明細掛には、横
方向に傾斜した初期設定電位勾配を有する各CCDセル
のチャンネル領域が記載されている。
傾斜電位勾配は、チャンネル領域内の電荷キャリアに電
界を加え、チャンネル領域を通過する電荷キャリアの移
動速度を増加させる。隣接するセルの接合部におけるキ
ャリア濃度及びクロック信号で誘導される電位勾配が小
さいクロック信号位相の後半部分で、移動速度の増加は
最も明確になる。
界を加え、チャンネル領域を通過する電荷キャリアの移
動速度を増加させる。隣接するセルの接合部におけるキ
ャリア濃度及びクロック信号で誘導される電位勾配が小
さいクロック信号位相の後半部分で、移動速度の増加は
最も明確になる。
傾斜チャンネル電位勾配により、高クロック周波数にお
ける電荷転送効率が改善されるが、傾斜チャンネルCO
Dセルは、2層セルよりも製造原価が高く、電荷転送速
度は、電荷レベルが比較的に低いときにのみ、実質的に
改善される。
ける電荷転送効率が改善されるが、傾斜チャンネルCO
Dセルは、2層セルよりも製造原価が高く、電荷転送速
度は、電荷レベルが比較的に低いときにのみ、実質的に
改善される。
したがって、本発明の目的は、高クロック周波数で動作
するときでも、高電荷転送効率が得られる電荷結合デバ
イスの提供にある。
するときでも、高電荷転送効率が得られる電荷結合デバ
イスの提供にある。
[課題を解決するための手段及び作用]4
本発明によれば、各セルの転送中チャンネルに沿った3
層のチャンネル電位により、2相CCDセルの電荷転送
効率が向上する。2つの低電位層は、セル内に電荷を蓄
積するための溝構造電位井戸を形成する。溝構造電位井
戸間の高電位層及び先行する隣接セルの電位井戸は、井
戸から井戸への逆流を防止する電位障壁として働く。電
位溝は、CCD内で、キャリアの流れ方向で次に続くセ
ルに隣接する井戸の下流の端に存在する。
層のチャンネル電位により、2相CCDセルの電荷転送
効率が向上する。2つの低電位層は、セル内に電荷を蓄
積するための溝構造電位井戸を形成する。溝構造電位井
戸間の高電位層及び先行する隣接セルの電位井戸は、井
戸から井戸への逆流を防止する電位障壁として働く。電
位溝は、CCD内で、キャリアの流れ方向で次に続くセ
ルに隣接する井戸の下流の端に存在する。
電荷転送サイクルの全段階の間、隣接するセル間の接合
部のキャリア濃度及びこの接合部を横切る濃度勾配は、
従来の非溝構造セルのCODより、溝構造セルのCCD
の方が高い。接合部における高キャリア濃度及び濃度勾
配は、接合部を通過するキャリアの流れの速度を改善す
る。
部のキャリア濃度及びこの接合部を横切る濃度勾配は、
従来の非溝構造セルのCODより、溝構造セルのCCD
の方が高い。接合部における高キャリア濃度及び濃度勾
配は、接合部を通過するキャリアの流れの速度を改善す
る。
電荷転送の後半の段階では、セル内に残っているキャリ
アが、隣のセルに近い溝内に集まることにより、接合部
のキャリア濃度が増加し、有効ゲート長が減少する。溝
構造のセル及び非溝構造のセルが、同じ電荷蓄積容量、
同じチャンネル長及び同じ障壁長を有するとき、溝構造
セルの方が、チャンネル転送サイクルの終わり近くで、
有効チャンネル長が短くなる。溝構造のセルは、非溝構
造のセルよりも速く電荷転送の最終拡散制限段階を始め
、キャリアが拡散する距離は短いので、残留するキャリ
アが溝の外に拡散するのに必要とする時間は、この様な
キャリアが非溝構造のセルの外に絋散するのに必要な時
間よりもかなり短い。
アが、隣のセルに近い溝内に集まることにより、接合部
のキャリア濃度が増加し、有効ゲート長が減少する。溝
構造のセル及び非溝構造のセルが、同じ電荷蓄積容量、
同じチャンネル長及び同じ障壁長を有するとき、溝構造
セルの方が、チャンネル転送サイクルの終わり近くで、
有効チャンネル長が短くなる。溝構造のセルは、非溝構
造のセルよりも速く電荷転送の最終拡散制限段階を始め
、キャリアが拡散する距離は短いので、残留するキャリ
アが溝の外に拡散するのに必要とする時間は、この様な
キャリアが非溝構造のセルの外に絋散するのに必要な時
間よりもかなり短い。
したがって、電荷井戸の下流の端の溝は、高クロック周
波数で動作するCODセルの電荷転送効率を改善する。
波数で動作するCODセルの電荷転送効率を改善する。
本発明は、電荷キャリアを伝導するためのチャンネル領
域を有する半導体基板上に絶縁層を形成し、絶縁層上に
複数の電極を形成して、複数のセルを設けた電荷結合デ
バイスであり、複数のセルの各々の下のチャンネル領域
が、電荷キャリアの伝導方向に向かって、第1電位レベ
ルの障壁部分と、第1電位レベルより低い第2?!t位
レベルの井戸部分と、第2電位レベルより低い第3電位
レベルの溝部分とを含むことを特徴とする。
域を有する半導体基板上に絶縁層を形成し、絶縁層上に
複数の電極を形成して、複数のセルを設けた電荷結合デ
バイスであり、複数のセルの各々の下のチャンネル領域
が、電荷キャリアの伝導方向に向かって、第1電位レベ
ルの障壁部分と、第1電位レベルより低い第2?!t位
レベルの井戸部分と、第2電位レベルより低い第3電位
レベルの溝部分とを含むことを特徴とする。
[実施例]
第6図は、一般的2相電荷結合デバイスの全体構造の断
面図を示す。第6図において、2相電荷結合デバイス(
1 0)は、真性P形シリコン半導体基板(l6)の表
面に成長した2酸化シリコン絶縁層(14)lに、横方
向に一直線上に近接した間隔で配置したポリシリコンの
アレイ(12)を含む。第6図は、構造を詳細に説明す
るために、縦寸法が大きく描かれている。絶縁層(14
)は、アレイ(12)の電極を互いに絶縁する。基板(
l6)のアレイ(12)の下の部分の不純物イオンは、
n十入力及び出力拡散領域(20)及び(22)間でn
形チャンネル領域(l8)を形成する。チャンネル領域
(18)は、好適には、電極アレイ(12)の下で横方
向に電荷キャリアを伝導する埋め込みチャンネルである
。しかし、本発明の他の実施例では、チャンネル領域(
18)は、チャンネルの形或の方法に応じて、表面チャ
ンネルであってもよい。フィールド酸化層(26)によ
り覆われたp+ガード・リング拡散領域(27 8 4)は、電荷結合デバイス(lO)を包囲する。
面図を示す。第6図において、2相電荷結合デバイス(
1 0)は、真性P形シリコン半導体基板(l6)の表
面に成長した2酸化シリコン絶縁層(14)lに、横方
向に一直線上に近接した間隔で配置したポリシリコンの
アレイ(12)を含む。第6図は、構造を詳細に説明す
るために、縦寸法が大きく描かれている。絶縁層(14
)は、アレイ(12)の電極を互いに絶縁する。基板(
l6)のアレイ(12)の下の部分の不純物イオンは、
n十入力及び出力拡散領域(20)及び(22)間でn
形チャンネル領域(l8)を形成する。チャンネル領域
(18)は、好適には、電極アレイ(12)の下で横方
向に電荷キャリアを伝導する埋め込みチャンネルである
。しかし、本発明の他の実施例では、チャンネル領域(
18)は、チャンネルの形或の方法に応じて、表面チャ
ンネルであってもよい。フィールド酸化層(26)によ
り覆われたp+ガード・リング拡散領域(27 8 4)は、電荷結合デバイス(lO)を包囲する。
n十浮動拡散領域(28)は、出力拡散領域(22)の
近傍で、チャンネル領域(l8)と交差する。金属接点
(30)、 (32)及び(34)は絶縁層(l4)を
通って延び、拡散領域(20)、(22)及び(28)
に夫々接触する。アレイ(12)の電極には、 ゛サン
プル・ゲート″電極(36)、 ′゛サンプル井戸″電
極(38)、一連のCODセル電極対(40)及び″最
終ゲート″′電極(42)がある。 ″リセット″電極
(44)は、拡散領域(22)及び(28)間のチャン
ネル領域(l8)の一部分の」二にある。各CODセル
電極対(40)は、絶縁層(l4)の一部分及びその下
の基板(16)と共に、電荷結合デバイスの個々のセル
(50)を形威する。電荷結合デバイスは、多くのこの
様なセルから成る。
近傍で、チャンネル領域(l8)と交差する。金属接点
(30)、 (32)及び(34)は絶縁層(l4)を
通って延び、拡散領域(20)、(22)及び(28)
に夫々接触する。アレイ(12)の電極には、 ゛サン
プル・ゲート″電極(36)、 ′゛サンプル井戸″電
極(38)、一連のCODセル電極対(40)及び″最
終ゲート″′電極(42)がある。 ″リセット″電極
(44)は、拡散領域(22)及び(28)間のチャン
ネル領域(l8)の一部分の」二にある。各CODセル
電極対(40)は、絶縁層(l4)の一部分及びその下
の基板(16)と共に、電荷結合デバイスの個々のセル
(50)を形威する。電荷結合デバイスは、多くのこの
様なセルから成る。
電荷結合デバイス(10)は、入力拡散領域(20)の
上の接点(30)に供給された人力信号をサンプルし、
サンプル・ゲート電#(36)の下のチャンネル領域(
18)内に電荷パケットを蓄積する。蓄積電荷の量は、
入力信号の電圧に比例する。この後、電荷パケットは、
横方向にセルからセルへチャンネル領域(18)を通っ
て、浮動拡散領域(28)に移動する。浮動拡散領域(
28)の上の接点(32)は、浮動拡散領域内の電荷に
比例する出力電圧を生威する増幅器(46)に接続され
る。この後、電荷パケットは、浮動拡散領域(28)か
らチャンネル領域(l8)を通って、出力拡散領域(2
2)に移動する。出力拡散領域(22)は、この領域か
ら電荷パケットを除去する定電圧源VODに接続される
。1組の位相の異なるクロック信号SG, SW,
Pi1P2、LG及びRESETは、周知の方法で、
接点(30)に供給される入力信号のサンプリングを制
御し、それにより得た電荷パケットをチャンネル領域(
18)を介して出力拡散領域(22)に移動させる。ク
ロック信号SG,SW,LG及びRESETは、夫々電
極(36)、 (38)、(42)及び(44)を駆動
する。クロック信号P1及びP2は、CCDセル(50
)の電極対(40)を交互に駆動する。
上の接点(30)に供給された人力信号をサンプルし、
サンプル・ゲート電#(36)の下のチャンネル領域(
18)内に電荷パケットを蓄積する。蓄積電荷の量は、
入力信号の電圧に比例する。この後、電荷パケットは、
横方向にセルからセルへチャンネル領域(18)を通っ
て、浮動拡散領域(28)に移動する。浮動拡散領域(
28)の上の接点(32)は、浮動拡散領域内の電荷に
比例する出力電圧を生威する増幅器(46)に接続され
る。この後、電荷パケットは、浮動拡散領域(28)か
らチャンネル領域(l8)を通って、出力拡散領域(2
2)に移動する。出力拡散領域(22)は、この領域か
ら電荷パケットを除去する定電圧源VODに接続される
。1組の位相の異なるクロック信号SG, SW,
Pi1P2、LG及びRESETは、周知の方法で、
接点(30)に供給される入力信号のサンプリングを制
御し、それにより得た電荷パケットをチャンネル領域(
18)を介して出力拡散領域(22)に移動させる。ク
ロック信号SG,SW,LG及びRESETは、夫々電
極(36)、 (38)、(42)及び(44)を駆動
する。クロック信号P1及びP2は、CCDセル(50
)の電極対(40)を交互に駆動する。
本発明は、このCOD (50)の改良に関するもので
ある。本発明を容易に理解するために、初めに、従来の
典型的2相CCDセルを説明する。
ある。本発明を容易に理解するために、初めに、従来の
典型的2相CCDセルを説明する。
第7図に示す様に、従来のCODセル(50’)では、
シリコン基板内の不純物が注入された即ちドープされた
n形チャンネル領域(18’)と、ポリシリコン電極対
(4 0 a’)及び(4 0 b’)とは、2酸化シ
リコン絶縁層(14’)により絶縁されている。第7図
には図示しないが、電極(40a’)及び(40b’)
には、同一のクロック信号P1又はP2が供給される。
シリコン基板内の不純物が注入された即ちドープされた
n形チャンネル領域(18’)と、ポリシリコン電極対
(4 0 a’)及び(4 0 b’)とは、2酸化シ
リコン絶縁層(14’)により絶縁されている。第7図
には図示しないが、電極(40a’)及び(40b’)
には、同一のクロック信号P1又はP2が供給される。
チャンネル領域(18’)の″+”記号は、キャリアの
流れ方向でのチャンネル内の相対不純物密度を表す。各
電極(4’Oa’)及び(40b″)の下のチャンネル
領域の不純物密度は、横方向で均一であるが、電極(4
0 b’)の下の不純物密度は、電極(40a’)の
下の不純物密度より大幅に高い。 ″階段状″チャンネ
ル不純物密度は、階段状初期設定チャンネル電位障壁を
形威し、電荷キャリアが第7図の左方向に流れないよう
にする。
流れ方向でのチャンネル内の相対不純物密度を表す。各
電極(4’Oa’)及び(40b″)の下のチャンネル
領域の不純物密度は、横方向で均一であるが、電極(4
0 b’)の下の不純物密度は、電極(40a’)の
下の不純物密度より大幅に高い。 ″階段状″チャンネ
ル不純物密度は、階段状初期設定チャンネル電位障壁を
形威し、電荷キャリアが第7図の左方向に流れないよう
にする。
第8図は、第7図の隣接する従来のCODセルを通る電
荷キャリアの動きを示す。第8図の一番上には、セルl
〜3の3個のCCDセルの簡略断面図を示す。2相CC
Dにおいて、クロック信号P1及びP2は、互いに位相
が180゜ずれ、隣接するセルの電極を交互に駆動する
。第8図に示す様に、クロック信号P1はセル1の電極
を制御し、クロック信号P2はセル2の電極を駆動する
。
荷キャリアの動きを示す。第8図の一番上には、セルl
〜3の3個のCCDセルの簡略断面図を示す。2相CC
Dにおいて、クロック信号P1及びP2は、互いに位相
が180゜ずれ、隣接するセルの電極を交互に駆動する
。第8図に示す様に、クロック信号P1はセル1の電極
を制御し、クロック信号P2はセル2の電極を駆動する
。
第8図は、5つの異なる時点To〜T4で、チャンネル
内の横方向のキャリアの流れに沿った距離の関数として
、各セルのチャンネル電位を図式的に示している。時点
Toで、クロック信号は全て低レベルであり、即ち、C
ODはその通常モードで動作しておらず、各セルのチャ
ンネルは、その初期設定電位にあると仮定する。各セル
のチャンネルの上流の端における初期設定チャンネル電
位は、均一且つ比較的高レベルであり、電位障壁(60
)又は(65)を形成する。各セルのチャンネルの下流
の端における初期設定チャンネル電11 12 位も均一であるが、比較的低レベルであり、電位井戸(
6l)又は(67)を形成する。第8図が説明のために
、ある程度理想化されて描かれていることは、当業者に
は理解できよう。不純物イオンの拡散及びフリンジ効果
により、高及び低電位レベル間の変化は、第8図に示す
様に、わずかに曲線的になる。
内の横方向のキャリアの流れに沿った距離の関数として
、各セルのチャンネル電位を図式的に示している。時点
Toで、クロック信号は全て低レベルであり、即ち、C
ODはその通常モードで動作しておらず、各セルのチャ
ンネルは、その初期設定電位にあると仮定する。各セル
のチャンネルの上流の端における初期設定チャンネル電
位は、均一且つ比較的高レベルであり、電位障壁(60
)又は(65)を形成する。各セルのチャンネルの下流
の端における初期設定チャンネル電11 12 位も均一であるが、比較的低レベルであり、電位井戸(
6l)又は(67)を形成する。第8図が説明のために
、ある程度理想化されて描かれていることは、当業者に
は理解できよう。不純物イオンの拡散及びフリンジ効果
により、高及び低電位レベル間の変化は、第8図に示す
様に、わずかに曲線的になる。
第8図は、更に、電荷キャリア(66)がセルlの井戸
(61)からセル2の井戸(67)に移動するCODの
正常動作中の4つの異なる時点T1〜T4における相対
的チャンネル電位を、チャンネルに沿った横方向の距離
の関数として図式的に表す。PIクロック位相の終わり
に近い時点Tlで、グロック信号P1はセルl及び3の
チャンネル電位を低レベルにする。セルlは、電位井戸
(6l)に電荷キャリアのパケット(66)を蓄積し、
電位障壁(60)及び(65)は、キャリアが電位井戸
(6l)から出ないようにする。時点Tl及びT2の間
に、クロツク信j3P1及びP2は、そのレベル状態が
変化する。セルl及び3のチャンネル電位は、クロック
信号PIに応答して高くなり、一方、セル2内のチャン
ネル電位は、クロック信号P2に応答して低くなる。セ
ル2の障壁レベル(65)は、セル1の井戸電位レベル
(61)より下がるので、キャリア(66)はセルlの
井戸(61)からセル2の電位障壁(65)を通ってセ
ル2の井戸く67)に移動及び拡散する。時点T2まで
に、多くのキャリアが井戸(61)から井戸(65)に
移動するが、幾らかは井戸(61)内に残る。時点T2
で、電子流動率(F)即ちセル1及びセル2間の接合部
を通る電荷キャリアの横(X)方向の移動の比率は、接
合部を横切る電界EX、接合部近傍の井戸(61)の端
におけるキャリア濃度n (X)及び接合部を横切る濃
度勾配d n (X)/ d Xに大きく依存する。こ
の関係は、次式で表される。
(61)からセル2の井戸(67)に移動するCODの
正常動作中の4つの異なる時点T1〜T4における相対
的チャンネル電位を、チャンネルに沿った横方向の距離
の関数として図式的に表す。PIクロック位相の終わり
に近い時点Tlで、グロック信号P1はセルl及び3の
チャンネル電位を低レベルにする。セルlは、電位井戸
(6l)に電荷キャリアのパケット(66)を蓄積し、
電位障壁(60)及び(65)は、キャリアが電位井戸
(6l)から出ないようにする。時点Tl及びT2の間
に、クロツク信j3P1及びP2は、そのレベル状態が
変化する。セルl及び3のチャンネル電位は、クロック
信号PIに応答して高くなり、一方、セル2内のチャン
ネル電位は、クロック信号P2に応答して低くなる。セ
ル2の障壁レベル(65)は、セル1の井戸電位レベル
(61)より下がるので、キャリア(66)はセルlの
井戸(61)からセル2の電位障壁(65)を通ってセ
ル2の井戸く67)に移動及び拡散する。時点T2まで
に、多くのキャリアが井戸(61)から井戸(65)に
移動するが、幾らかは井戸(61)内に残る。時点T2
で、電子流動率(F)即ちセル1及びセル2間の接合部
を通る電荷キャリアの横(X)方向の移動の比率は、接
合部を横切る電界EX、接合部近傍の井戸(61)の端
におけるキャリア濃度n (X)及び接合部を横切る濃
度勾配d n (X)/ d Xに大きく依存する。こ
の関係は、次式で表される。
F=−Dn {d n (x)/ d x} + un
X n (x)Ex[1コ ここで、Dnは電荷キャリアの拡散定数、unは電子移
動度である。式[1]の第1項は、セルl及び2間の接
合部の濃度勾配に比例した電子流動率の拡散成分を表し
、第2項は、接合部のキャリア濃度の結果及び電界に比
例するドリフト成分を表す。
X n (x)Ex[1コ ここで、Dnは電荷キャリアの拡散定数、unは電子移
動度である。式[1]の第1項は、セルl及び2間の接
合部の濃度勾配に比例した電子流動率の拡散成分を表し
、第2項は、接合部のキャリア濃度の結果及び電界に比
例するドリフト成分を表す。
セルl及び2間の接合部において、キャリアをセル1の
外に押し流す電界Exは、井戸(6l)内のフェルミ・
レベル及び障壁(65)の電位間の電位Vlに比例する
。電荷キャリアが井戸(61)から流出するにつれて、
井戸内のフエルミ・レベルが下がり、電位Vlが減少す
る。この電位が減少するにつれて、井戸(61)からキ
ャリアを押し出す電界Exも減少し、その結果、式[1
]の第2項が減少する。また、キャリアが井戸(61)
から流出するにつれて、接合部のキャリアの濃度n (
x)が下がり、第2項が更に減少する。また、電荷が井
戸(61)から流出するにつれて、接合部の濃度勾配d
n (x)/ d xも下がり、式[1]の第1項が
減少する。この様に電荷キャリアが井戸(6l)から流
出するにつれて、式[11の両方の項は段々に小さくな
り、井戸(6l)からセル2へ電荷流動率が小さくなる
。例えば、時点T3で、セル1及び2間の接合部におけ
るキャリアの濃度勾配は低く、式[1]の第1項即ち拡
散に関する項は、かなり小さくなる。井戸(6l)のフ
ェルミ・レベル及び障壁(65)間の電位V1(Exに
比例)は、時点T2よりも時点T3でわずかに小さくな
り、接合部のキャリアの濃度n (x)は、時点T2よ
り時点T3で実質的に低くなるので、式[1コの第2項
即ちドリフトに関する項も小さくなる。
外に押し流す電界Exは、井戸(6l)内のフェルミ・
レベル及び障壁(65)の電位間の電位Vlに比例する
。電荷キャリアが井戸(61)から流出するにつれて、
井戸内のフエルミ・レベルが下がり、電位Vlが減少す
る。この電位が減少するにつれて、井戸(61)からキ
ャリアを押し出す電界Exも減少し、その結果、式[1
]の第2項が減少する。また、キャリアが井戸(61)
から流出するにつれて、接合部のキャリアの濃度n (
x)が下がり、第2項が更に減少する。また、電荷が井
戸(61)から流出するにつれて、接合部の濃度勾配d
n (x)/ d xも下がり、式[1]の第1項が
減少する。この様に電荷キャリアが井戸(6l)から流
出するにつれて、式[11の両方の項は段々に小さくな
り、井戸(6l)からセル2へ電荷流動率が小さくなる
。例えば、時点T3で、セル1及び2間の接合部におけ
るキャリアの濃度勾配は低く、式[1]の第1項即ち拡
散に関する項は、かなり小さくなる。井戸(6l)のフ
ェルミ・レベル及び障壁(65)間の電位V1(Exに
比例)は、時点T2よりも時点T3でわずかに小さくな
り、接合部のキャリアの濃度n (x)は、時点T2よ
り時点T3で実質的に低くなるので、式[1コの第2項
即ちドリフトに関する項も小さくなる。
井戸(6l)内に残っている電荷(66)の量が更に減
少するにつれて、セル1からセル2への電荷の流動率は
、セルの″有効ゲート長″の非常に直線的な関数になり
、キャリアの濃度の関数又はセル間の接合部の電界の関
数ではなくなる。特定時点でのセルの有効ゲート長は、
キャリアがセルから出るためにたどる必要がある最大直
線距離である。第8図において、有効ゲート長は、井戸
(61)の長さWlである。井戸内にはほとんど電界が
ないので、キャリアは、主に拡散により井=15− l6 戸を横切って移動する。井戸が長くなればなるほど、ク
ロック信号により生じた電界により、キャリアを隣のセ
ルに即座に押し流すことができる接合部まで、キャリア
を移動させるのに必要な時間が長くなる。
少するにつれて、セル1からセル2への電荷の流動率は
、セルの″有効ゲート長″の非常に直線的な関数になり
、キャリアの濃度の関数又はセル間の接合部の電界の関
数ではなくなる。特定時点でのセルの有効ゲート長は、
キャリアがセルから出るためにたどる必要がある最大直
線距離である。第8図において、有効ゲート長は、井戸
(61)の長さWlである。井戸内にはほとんど電界が
ないので、キャリアは、主に拡散により井=15− l6 戸を横切って移動する。井戸が長くなればなるほど、ク
ロック信号により生じた電界により、キャリアを隣のセ
ルに即座に押し流すことができる接合部まで、キャリア
を移動させるのに必要な時間が長くなる。
CCDの電極に供給されるクロック信号の周波数が増加
すると、全ての電荷キャリアをあるセルから隣のセルに
移動させるのに使用できる時間が減少する。高クロック
周波数では、電荷キャリアの大多数は、クロツク位相の
終わりで井戸(6l)内に残る。例えば、第8図には、
次の電荷転送サイクルの始めである時点T4で、セルl
内に幾らかの電荷キャリアが残っている状態を示してい
る。
すると、全ての電荷キャリアをあるセルから隣のセルに
移動させるのに使用できる時間が減少する。高クロック
周波数では、電荷キャリアの大多数は、クロツク位相の
終わりで井戸(6l)内に残る。例えば、第8図には、
次の電荷転送サイクルの始めである時点T4で、セルl
内に幾らかの電荷キャリアが残っている状態を示してい
る。
CC,Dの″電荷転送効率”とは、クロック・サイクル
の始めにあるCCDに蓄積された最初の電荷に対する、
クロック位相の間に隣のセルへ転送された電荷の比であ
る。CODの動作周波数が増加すると、各クロック期間
に電荷転送のために使用できる時間が短くなるので、そ
の電荷転送効率は減少する。特に、多くの転送段階を有
する電荷結合デバイスでは、信号忠実度を維持するため
に、良好な電荷転送効率が必要である。したがって、C
ODの最大動作周波数は、その電荷転送効率特性により
制限される。第8図のCCDでは、比較的長い有効ゲー
ト長W1は、電荷キャリアを隣のセルに転送するのに比
較的長い時間を必要とするので、CCDの最大動作周波
数は制限される。
の始めにあるCCDに蓄積された最初の電荷に対する、
クロック位相の間に隣のセルへ転送された電荷の比であ
る。CODの動作周波数が増加すると、各クロック期間
に電荷転送のために使用できる時間が短くなるので、そ
の電荷転送効率は減少する。特に、多くの転送段階を有
する電荷結合デバイスでは、信号忠実度を維持するため
に、良好な電荷転送効率が必要である。したがって、C
ODの最大動作周波数は、その電荷転送効率特性により
制限される。第8図のCCDでは、比較的長い有効ゲー
ト長W1は、電荷キャリアを隣のセルに転送するのに比
較的長い時間を必要とするので、CCDの最大動作周波
数は制限される。
電荷転送効率を上昇させる1つの方法は、ゲート長を短
くすることである。そうすると、電荷パケットがたどる
最大距離が減少する。しかし、ゲート長が短くなると、
電荷処理容量が小さくなり、チャンネル変調感度が減少
する。また、短いゲート長は、フォトリソグラフィ、エ
ッチング、不純物側面拡散、ゲート・ドーピング等の処
理限界により製造が難しい。電荷処理能ノJが小さくな
ると、システムにより誘導された特定量のノイズが、総
電荷パケットの大部分を表すことになるので、ノイズ処
理機能が劣化する。
くすることである。そうすると、電荷パケットがたどる
最大距離が減少する。しかし、ゲート長が短くなると、
電荷処理容量が小さくなり、チャンネル変調感度が減少
する。また、短いゲート長は、フォトリソグラフィ、エ
ッチング、不純物側面拡散、ゲート・ドーピング等の処
理限界により製造が難しい。電荷処理能ノJが小さくな
ると、システムにより誘導された特定量のノイズが、総
電荷パケットの大部分を表すことになるので、ノイズ処
理機能が劣化する。
第1図は、本発明により改良した埋め込み型チャンネル
CODセル(50)を示す。第7図の従来のCCD(5
0’)と同様に、CODセル(50)は、電極(40a
)の下の不純物濃度は、略均一且つ低レベルで電位障壁
を形成し、電極(40b)の下の不純物濃度は、高レベ
ルで電位井戸を形成する。ただし、第7図の従来のセル
とは違い、本発明のセル(50)は、電位井戸(54)
の下流の端で不純物濃度が更に増加し、次のセルに隣接
する電位″溝″を形成する。
CODセル(50)を示す。第7図の従来のCCD(5
0’)と同様に、CODセル(50)は、電極(40a
)の下の不純物濃度は、略均一且つ低レベルで電位障壁
を形成し、電極(40b)の下の不純物濃度は、高レベ
ルで電位井戸を形成する。ただし、第7図の従来のセル
とは違い、本発明のセル(50)は、電位井戸(54)
の下流の端で不純物濃度が更に増加し、次のセルに隣接
する電位″溝″を形成する。
第2図は、第8図と同様に、電荷キャリア・パケット(
84)が隣接するCODセルを移動する際のチャンネル
電位を示す。各セルの初期設定チャンネル電位は、CO
Dの正常動作が始まる以前の時点Toに対応する線図で
示され、この状態ではCCD内に電荷は無く、クロック
信号Pi及びP2が共に同じ電圧レベルである。セル・
チャンネルの上流の端では初期設定電位障壁(52)又
は(58)が均一であること、各セルのチャンネルの中
央部では井戸レベル(53)又は(54)が低電位であ
ること、各セルのチャンネルの下流の端では、溝レベル
(55)又は(56)が更に低電位であることに留意さ
れたい。
84)が隣接するCODセルを移動する際のチャンネル
電位を示す。各セルの初期設定チャンネル電位は、CO
Dの正常動作が始まる以前の時点Toに対応する線図で
示され、この状態ではCCD内に電荷は無く、クロック
信号Pi及びP2が共に同じ電圧レベルである。セル・
チャンネルの上流の端では初期設定電位障壁(52)又
は(58)が均一であること、各セルのチャンネルの中
央部では井戸レベル(53)又は(54)が低電位であ
ること、各セルのチャンネルの下流の端では、溝レベル
(55)又は(56)が更に低電位であることに留意さ
れたい。
電位障壁(52)、井戸レベル(54)及び溝レベル(
56)の横方向の寸法と、これらの間の初期設定電位差
とは、チャンネルの長さ、各セルに蓄積される最大電荷
量、及びクロック信号電圧の振幅に応じて変えてもよい
。通常、チャンネル長にかかわらず、電位障壁(52)
は、少なくとも3μm以上でなければならず、溝レベル
(56)の長さは、残りのチャンネル長の約30〜70
%でなければならない。好適な実施例では、チャンネル
1の長さが約10μmの場合、キャリアが流れる横方向
で、電位障壁(52)の長さが3μmで、井戸レベル(
54)及び溝レベル(56)の長さが各々の約3.5μ
mである。レベル(54)及び(56)間の電位差は、
レベル(52)及び(56)間の電位差の好適には20
〜50%である。好適な実施例では、クロックP1及び
P2の電圧レベルの振幅がIOVであると、チャンネル
電位では約8.5Vの振幅を生じ、レベル(52)及び
(56)間の電位差は約7.OVであり、レベ19 20 ル(54)及び(56)間の電位差は約2.5vである
。
56)の横方向の寸法と、これらの間の初期設定電位差
とは、チャンネルの長さ、各セルに蓄積される最大電荷
量、及びクロック信号電圧の振幅に応じて変えてもよい
。通常、チャンネル長にかかわらず、電位障壁(52)
は、少なくとも3μm以上でなければならず、溝レベル
(56)の長さは、残りのチャンネル長の約30〜70
%でなければならない。好適な実施例では、チャンネル
1の長さが約10μmの場合、キャリアが流れる横方向
で、電位障壁(52)の長さが3μmで、井戸レベル(
54)及び溝レベル(56)の長さが各々の約3.5μ
mである。レベル(54)及び(56)間の電位差は、
レベル(52)及び(56)間の電位差の好適には20
〜50%である。好適な実施例では、クロックP1及び
P2の電圧レベルの振幅がIOVであると、チャンネル
電位では約8.5Vの振幅を生じ、レベル(52)及び
(56)間の電位差は約7.OVであり、レベ19 20 ル(54)及び(56)間の電位差は約2.5vである
。
第2図の下側の4つの線図は、クロツク信号Pl及びP
2の状態の変化に応じて、電荷パケット(84)がセル
1からセル2へ横方向に移動する間の時点T1〜T4で
のチャンネル電位を示す。
2の状態の変化に応じて、電荷パケット(84)がセル
1からセル2へ横方向に移動する間の時点T1〜T4で
のチャンネル電位を示す。
時点T1では、クロック信号Plはそのサイクルの終わ
りに到達し、セル1はその電位井戸に電荷キャリア(5
7)を蓄積する。セル1の電位障壁(52)及びセル2
の電位障壁(58)は、電荷キャリア(57)が、セル
lの電位井戸(54)及び溝(56)から流れ出ないよ
うにする。時点T1の後に、クロック信号P2は立ち上
がり、クロック信号P1は立ち下がる。セルl及び3の
チャンネル電位は、その初期設定レベルまで増加し、一
方、クロック信号P2はセル2のチャンネル電位を下げ
る。キャリア(57)は、セル1から電位障壁(58)
を通過し、セル2の井戸(53)及び溝(55)に移動
及び拡散する。時点゛「2までに、十分な量のキャリア
がセル1からセル2に移動し、残りのキャリアのフェル
ミ・レベルが井戸(54)の電位よりわずかに減少し、
大部分の残りのキャリアは溝(56)内に集まる。
りに到達し、セル1はその電位井戸に電荷キャリア(5
7)を蓄積する。セル1の電位障壁(52)及びセル2
の電位障壁(58)は、電荷キャリア(57)が、セル
lの電位井戸(54)及び溝(56)から流れ出ないよ
うにする。時点T1の後に、クロック信号P2は立ち上
がり、クロック信号P1は立ち下がる。セルl及び3の
チャンネル電位は、その初期設定レベルまで増加し、一
方、クロック信号P2はセル2のチャンネル電位を下げ
る。キャリア(57)は、セル1から電位障壁(58)
を通過し、セル2の井戸(53)及び溝(55)に移動
及び拡散する。時点゛「2までに、十分な量のキャリア
がセル1からセル2に移動し、残りのキャリアのフェル
ミ・レベルが井戸(54)の電位よりわずかに減少し、
大部分の残りのキャリアは溝(56)内に集まる。
電荷転送サイクルの初期の段階では、第2図でセル1か
らセル2に電荷が流れる速度は、第8図の従来のCOD
よりも速い。セルlのフェルミ・レベル及び電位障壁(
58)の電位間の接合部電位V2は、セル1内に残って
いる特定の電荷量に関して、第8図の接合電位Vlと同
様である。しかし、第2図の溝(56)は、セル1及び
セル2間の接合部近傍にキャリアを集めるので、接合部
のキャリア濃度n(x)及び濃度勾配dn(x)/dX
は、第3図のCODよりも常に高い。この様に、電荷転
送サイクルの初期段階の間、電荷転送速度を決定する式
[1]の両方の項は、第2図のCCDでは大きな値を有
する。
らセル2に電荷が流れる速度は、第8図の従来のCOD
よりも速い。セルlのフェルミ・レベル及び電位障壁(
58)の電位間の接合部電位V2は、セル1内に残って
いる特定の電荷量に関して、第8図の接合電位Vlと同
様である。しかし、第2図の溝(56)は、セル1及び
セル2間の接合部近傍にキャリアを集めるので、接合部
のキャリア濃度n(x)及び濃度勾配dn(x)/dX
は、第3図のCODよりも常に高い。この様に、電荷転
送サイクルの初期段階の間、電荷転送速度を決定する式
[1]の両方の項は、第2図のCCDでは大きな値を有
する。
電荷レベルが低い電荷転送サイクルの最後の段階では、
蓄積井戸を通って接合部に向かう電荷キャリアの拡散が
、電荷転送率を制限する主な過程となる。拡散時間は有
効ゲート長の非常に直線的な関数で表されるので、有効
ゲート長が短くなると、電荷転送率が高まる。
蓄積井戸を通って接合部に向かう電荷キャリアの拡散が
、電荷転送率を制限する主な過程となる。拡散時間は有
効ゲート長の非常に直線的な関数で表されるので、有効
ゲート長が短くなると、電荷転送率が高まる。
電荷転送の最後の段階の時点T3で、セルlの溝(56
)内に少量の電荷が残る。キャリアは第2図のセルlの
溝(56)内に集まるので、時点T3の有効ゲート長は
溝の長さW2であり、この溝の長さW2は、好適には第
8図のセルlの井戸長Wlの30〜70%である。した
がって、有効ゲート長は、第2図の溝構造のセルでは短
くなり、電荷転送サイクルの終わりの段階で、電荷がセ
ルから出る速さは、第8図の溝構造でないセルから出る
速さよりも速い。
)内に少量の電荷が残る。キャリアは第2図のセルlの
溝(56)内に集まるので、時点T3の有効ゲート長は
溝の長さW2であり、この溝の長さW2は、好適には第
8図のセルlの井戸長Wlの30〜70%である。した
がって、有効ゲート長は、第2図の溝構造のセルでは短
くなり、電荷転送サイクルの終わりの段階で、電荷がセ
ルから出る速さは、第8図の溝構造でないセルから出る
速さよりも速い。
接合部の高い電荷集中密度及び溝構造セルの勾配は、電
荷転送サイクルの始めの段階で、電荷転送速度を増加さ
せる。溝構造セルの有効ゲート長が短いと、電荷転送サ
イクルの終わりの段階での電荷転送率が大幅に高くなる
。したがって、高周波数動作の下で、電荷転送サイクル
の終わりで、クロツクP2が呼び出しを始める時点T
4までに、賂全ての電荷が溝構造のセルから出る。反対
に、第8図に示す従来のCODにおいて、同じ期間の電
荷転送サイクルの時点T4で、セル1内にかなりの電荷
が残る。したがって、第2図の溝構造セルは、第8図の
従来のセルより高速度動作し、高い電荷転送効率を示す
。
荷転送サイクルの始めの段階で、電荷転送速度を増加さ
せる。溝構造セルの有効ゲート長が短いと、電荷転送サ
イクルの終わりの段階での電荷転送率が大幅に高くなる
。したがって、高周波数動作の下で、電荷転送サイクル
の終わりで、クロツクP2が呼び出しを始める時点T
4までに、賂全ての電荷が溝構造のセルから出る。反対
に、第8図に示す従来のCODにおいて、同じ期間の電
荷転送サイクルの時点T4で、セル1内にかなりの電荷
が残る。したがって、第2図の溝構造セルは、第8図の
従来のセルより高速度動作し、高い電荷転送効率を示す
。
本発明のCODセルにおいて、セルが十分な電荷を蓄積
するとき、電荷のフエルミ・レベルは好適には、障壁レ
ベル(52)の電位よりも低い約2,OVとなる。電荷
が次のセルに流れ込むとき、溝レベル(56)は、次の
セルの障壁レベル(58)よりも少なくとも0.5V高
い必要がある。チャンネルの井戸部分及び溝部分の相対
的な横方向の寸法及び井戸レベル(54)の電位は、蓄
積される電荷の量により決まる。溝(56)が狭くなる
程、井戸レベル(54)の不純物は、特定の電荷量を収
容するために、下側のその初期設定電位まで増加しなけ
ればならない。溝を狭くすると、クロツク・サイクルの
終わり近くでの電荷転送速度が増加するが、溝が狭すぎ
ると、有効チャンネル長を短くしたことの効果が、その
サイクルの最一幻一 屓 終時まで始まらず、電荷転送効率に関する溝の効果がほ
とんどない。また、溝が広すぎると、転送サイクルの後
半段階でのデバイス有効ゲート長は、溝構造でないセル
と長さがほとんど同じになる。
するとき、電荷のフエルミ・レベルは好適には、障壁レ
ベル(52)の電位よりも低い約2,OVとなる。電荷
が次のセルに流れ込むとき、溝レベル(56)は、次の
セルの障壁レベル(58)よりも少なくとも0.5V高
い必要がある。チャンネルの井戸部分及び溝部分の相対
的な横方向の寸法及び井戸レベル(54)の電位は、蓄
積される電荷の量により決まる。溝(56)が狭くなる
程、井戸レベル(54)の不純物は、特定の電荷量を収
容するために、下側のその初期設定電位まで増加しなけ
ればならない。溝を狭くすると、クロツク・サイクルの
終わり近くでの電荷転送速度が増加するが、溝が狭すぎ
ると、有効チャンネル長を短くしたことの効果が、その
サイクルの最一幻一 屓 終時まで始まらず、電荷転送効率に関する溝の効果がほ
とんどない。また、溝が広すぎると、転送サイクルの後
半段階でのデバイス有効ゲート長は、溝構造でないセル
と長さがほとんど同じになる。
したがって、溝が長いと、電荷転送効率をほとんど改善
できない。
できない。
第2図の時点T2に示す様に、特定の電荷蓄積容量に関
して、電荷のフェルミ・レベルが井戸レベルより低下し
、電荷の約1/3がセル内に残るように溝の長さを決め
る必要がある。上述した様に、溝レベル(56)は、障
壁レベル(52)内に含まれないチャンネルの長さの約
30〜70%であり、井戸レベル(54)及び溝レベル
(54)間の電位差は、障壁レベル(52)及び溝レベ
ル(56)間の電位差の約20〜50%である必要があ
る。好適な実施例では、井戸レベル(54)及び溝レベ
ル(56)は長さが等しく、井戸レベル(54)及び溝
レベル(56)間の電位差は、障壁レベル(52)及び
溝レベル(56)間の電位差の約1/3である。
して、電荷のフェルミ・レベルが井戸レベルより低下し
、電荷の約1/3がセル内に残るように溝の長さを決め
る必要がある。上述した様に、溝レベル(56)は、障
壁レベル(52)内に含まれないチャンネルの長さの約
30〜70%であり、井戸レベル(54)及び溝レベル
(54)間の電位差は、障壁レベル(52)及び溝レベ
ル(56)間の電位差の約20〜50%である必要があ
る。好適な実施例では、井戸レベル(54)及び溝レベ
ル(56)は長さが等しく、井戸レベル(54)及び溝
レベル(56)間の電位差は、障壁レベル(52)及び
溝レベル(56)間の電位差の約1/3である。
第3〜5図は、第1図の溝構造のCCDセルの製造方法
の工程を示す。絶縁層(I4)は、シリコン基板(16
)上に成長される。P形シリコン基板(16)のチャン
ネル領域(l8)は、最初に、基板内の調整した深さで
、P31+の様な不純物イオンを移植することによりド
ープされる。第1ポリシリコン・セル電極(4Oa)は
、絶縁層(14)上に形成され、追加不純物イオンは電
極(40a)の下ではないチャンネル領域(18)の部
分に移植される。fftllQ(40a)は、白己整合
移植マスクとして働く。第8図に示す様に、フォトリソ
グラフィック手法により形成されたマスク(96)は、
電極(40a)の一端の上、及び絶縁層(14)の隣接
部分の上に配置される。P,,+イオンは、基板内に再
び移植され、電極(40a)及びマスク(96)の下で
はないチャンネルの部分内の不純物濃度を増加させて、
チャンネルの溝構造部分を形成する。次に、マスク(9
6)を除去して、絶縁層(14)を電極(40a)の上
面と共に、基板の露出面に再成長させる。次に、付加電
極(40b)が、絶縁層(l4)上に形成され、その結
果、第1図に示す様なセルが得られる。
の工程を示す。絶縁層(I4)は、シリコン基板(16
)上に成長される。P形シリコン基板(16)のチャン
ネル領域(l8)は、最初に、基板内の調整した深さで
、P31+の様な不純物イオンを移植することによりド
ープされる。第1ポリシリコン・セル電極(4Oa)は
、絶縁層(14)上に形成され、追加不純物イオンは電
極(40a)の下ではないチャンネル領域(18)の部
分に移植される。fftllQ(40a)は、白己整合
移植マスクとして働く。第8図に示す様に、フォトリソ
グラフィック手法により形成されたマスク(96)は、
電極(40a)の一端の上、及び絶縁層(14)の隣接
部分の上に配置される。P,,+イオンは、基板内に再
び移植され、電極(40a)及びマスク(96)の下で
はないチャンネルの部分内の不純物濃度を増加させて、
チャンネルの溝構造部分を形成する。次に、マスク(9
6)を除去して、絶縁層(14)を電極(40a)の上
面と共に、基板の露出面に再成長させる。次に、付加電
極(40b)が、絶縁層(l4)上に形成され、その結
果、第1図に示す様なセルが得られる。
溝構造CODセルの蓄積領域の電位階段は、チャンネル
不純物の輪郭を階段状にすることにより生成できるが、
不純物の深さ、チャンネル領域の厚さ、電極及び基板間
の絶縁層の厚さ及び電極の仕事関数を調整することによ
っても生成できる。
不純物の輪郭を階段状にすることにより生成できるが、
不純物の深さ、チャンネル領域の厚さ、電極及び基板間
の絶縁層の厚さ及び電極の仕事関数を調整することによ
っても生成できる。
したがって、例えば、第2図に示す様なセルのチャンネ
ル電位側面図が、チャンネル領域の不紳物の深さ、絶縁
層の厚さ、又はチャンネル領域の厚さを適当に階段状に
することにより得られることは、当業者には理解できよ
う。溝構造のチャンネル電位は、適当な段階状仕事関数
を有するセル電極を設けることでも得られる。
ル電位側面図が、チャンネル領域の不紳物の深さ、絶縁
層の厚さ、又はチャンネル領域の厚さを適当に階段状に
することにより得られることは、当業者には理解できよ
う。溝構造のチャンネル電位は、適当な段階状仕事関数
を有するセル電極を設けることでも得られる。
したがって、2相電荷結合デバイスの電荷転送効率は、
各セルのチャンネル内に3層の初期設定電位を設けるこ
とで高められる。2つの低徂位階層は、セル内に電荷を
蓄積するための溝構造の?は位井戸を形或する。あるセ
ルの溝構造の電位井戸及びそれに先行して隣接するセル
の電位井戸間の高電位層は、井戸から井戸へ電荷が逆流
するのを防ぐ電位障壁を形或する。電位溝は、キャリア
の流れの方向で井戸の下流の端に位置する。溝は、隣接
するセル間の接合部の電荷濃度勾配を増加させ、短い電
荷転送サイクルの後半の段階の間、セルの有効チャンネ
ル長を減少させる。
各セルのチャンネル内に3層の初期設定電位を設けるこ
とで高められる。2つの低徂位階層は、セル内に電荷を
蓄積するための溝構造の?は位井戸を形或する。あるセ
ルの溝構造の電位井戸及びそれに先行して隣接するセル
の電位井戸間の高電位層は、井戸から井戸へ電荷が逆流
するのを防ぐ電位障壁を形或する。電位溝は、キャリア
の流れの方向で井戸の下流の端に位置する。溝は、隣接
するセル間の接合部の電荷濃度勾配を増加させ、短い電
荷転送サイクルの後半の段階の間、セルの有効チャンネ
ル長を減少させる。
[効果]
本発明の電荷結合デバイスは、各セルの電位井戸の下流
に電位溝を有する。この電位溝は、隣接するセル間の接
合部のキャリア濃度及び濃度勾配を高くし、キャリアが
流出する速度を改善する。
に電位溝を有する。この電位溝は、隣接するセル間の接
合部のキャリア濃度及び濃度勾配を高くし、キャリアが
流出する速度を改善する。
また、電位溝の存在により、電荷転送の最後の段階での
有効ゲート長が短くなり、電荷キャリアを隣のセルに送
る電荷転送効率を改善できる。これにより、CODの動
作周波数を高くすることができる。
有効ゲート長が短くなり、電荷キャリアを隣のセルに送
る電荷転送効率を改善できる。これにより、CODの動
作周波数を高くすることができる。
第1図は本発明による溝構造のCCDの1個のセルを示
す断面図、第2図は第1図のCODセル−が 丞一 により形威される2相CCD内の電荷転送を示す簡略図
、第3〜5図は第1図のCODセルの製造工程を示す断
面図、第6図は2相CCDの全体構造を示す断面図、第
7図は従来の2相CCDの1個のセルを示す断面図、第
8図は従来のセルを含む2相CCD内の電荷転送を説明
するための簡略図である。 図中において、 (14)は絶縁層、 (18)は半導
体基板、 (40a)及び(40b)は電極、(50)
はセル、 (52)は障壁部分、 (54)は井戸部分
、 (56)は溝部分である。
す断面図、第2図は第1図のCODセル−が 丞一 により形威される2相CCD内の電荷転送を示す簡略図
、第3〜5図は第1図のCODセルの製造工程を示す断
面図、第6図は2相CCDの全体構造を示す断面図、第
7図は従来の2相CCDの1個のセルを示す断面図、第
8図は従来のセルを含む2相CCD内の電荷転送を説明
するための簡略図である。 図中において、 (14)は絶縁層、 (18)は半導
体基板、 (40a)及び(40b)は電極、(50)
はセル、 (52)は障壁部分、 (54)は井戸部分
、 (56)は溝部分である。
Claims (1)
- 【特許請求の範囲】 電荷キャリアを伝導するためのチャンネル領域を有する
半導体基板上に絶縁層を形成し、該絶縁層上に複数の電
極を形成して、複数のセルを設けた電荷結合デバイスに
おいて、 上記複数のセルの各々の下の上記チャンネル領域は、電
荷キャリアの伝導方向に向かって、第1電位レベルの障
壁部分と、上記第1電位レベルより低い第2電位レベル
の井戸部分と、上記第2電位レベルより低い第3電位レ
ベルの溝部分とを含むことを特徴とする電荷結合デバイ
ス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US36874389A | 1989-06-19 | 1989-06-19 | |
| US368743 | 1989-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0327538A true JPH0327538A (ja) | 1991-02-05 |
Family
ID=23452553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2157804A Pending JPH0327538A (ja) | 1989-06-19 | 1990-06-18 | 電荷結合デバイス |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0404306A3 (ja) |
| JP (1) | JPH0327538A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9849581B2 (en) | 2013-04-19 | 2017-12-26 | Milwaukee Electric Tool Corporation | Accessible temporary magnet control for magnetic drill press |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337670A (ja) * | 1991-05-14 | 1992-11-25 | Sony Corp | Ccdシフトレジスタ |
| KR940010932B1 (ko) * | 1991-12-23 | 1994-11-19 | 금성일렉트론주식회사 | Ccd영상소자 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149472A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 電荷転送装置 |
| JPS61184876A (ja) * | 1985-02-12 | 1986-08-18 | Matsushita Electronics Corp | 電荷転送装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4035906A (en) * | 1975-07-23 | 1977-07-19 | Texas Instruments Incorporated | Silicon gate CCD structure |
| GB2009500A (en) * | 1977-10-06 | 1979-06-13 | Gen Electric Co Ltd | Charge coupled device |
| NL8203870A (nl) * | 1982-10-06 | 1984-05-01 | Philips Nv | Halfgeleiderinrichting. |
-
1990
- 1990-04-23 EP EP19900304315 patent/EP0404306A3/en not_active Withdrawn
- 1990-06-18 JP JP2157804A patent/JPH0327538A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149472A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 電荷転送装置 |
| JPS61184876A (ja) * | 1985-02-12 | 1986-08-18 | Matsushita Electronics Corp | 電荷転送装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9849581B2 (en) | 2013-04-19 | 2017-12-26 | Milwaukee Electric Tool Corporation | Accessible temporary magnet control for magnetic drill press |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0404306A3 (en) | 1991-07-17 |
| EP0404306A2 (en) | 1990-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI264115B (en) | Self-aligned split-gate NAND flash memory and fabrication process | |
| US4229752A (en) | Virtual phase charge transfer device | |
| US5231299A (en) | Structure and fabrication method for EEPROM memory cell with selective channel implants | |
| US4114255A (en) | Floating gate storage device and method of fabrication | |
| JP2859351B2 (ja) | 半導体装置の製造方法 | |
| JPH0458700B2 (ja) | ||
| US4047215A (en) | Uniphase charge coupled devices | |
| JP2005142557A (ja) | 耐久性を有するスーパージャンクションデバイス | |
| US4319261A (en) | Self-aligned, field aiding double polysilicon CCD electrode structure | |
| US4910569A (en) | Charge-coupled device having improved transfer efficiency | |
| US5065203A (en) | Trench structured charge-coupled device | |
| US4992842A (en) | Charge-coupled device channel with countinously graded built-in potential | |
| US4233616A (en) | Semiconductor non-volatile memory | |
| JPH08274198A (ja) | Eepromセル及びその製造方法 | |
| EP0784867A1 (en) | Three-dimensional non-volatile memory | |
| JPS588150B2 (ja) | 電荷結合半導体装置の動作方法 | |
| JPH0327538A (ja) | 電荷結合デバイス | |
| JPH0560670B2 (ja) | ||
| US4142199A (en) | Bucket brigade device and process | |
| US5114833A (en) | Charge-coupled device and process of making the device | |
| US4099317A (en) | Method for fabricating self-aligned CCD devices and their output self-aligned MOS transistors on a single semiconductor substrate | |
| JPS5944790B2 (ja) | 電荷結合装置 | |
| JPS61198676A (ja) | 半導体集積回路装置 | |
| JP3366656B2 (ja) | 電荷転送装置とその製造方法および駆動方法 | |
| US4171229A (en) | Improved process to form bucket brigade device |