JPH03276627A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 半導体基板または該基板上に形成した薄膜へのパターン
形成に関し、 パターン形成面上でのレジストの除去を完全に行うこと
を目的とし、 半導体基板または該基板上に形成した薄膜にレジストを
被覆し、写真蝕刻技術によりパターンを形成する工程が
、該基板または薄膜とレジストとの間に該基板または薄
膜よりも高い選択比をもってエツチング除去可能な中間
層を設ける工程と、前記レジストを選択露光した後に現
像し、レジストパターンを形成する工程と、該レジスト
パターンをマスクとして中間層と前記基板または薄膜を
選択エツチングする工程と、該マスクとして用いたレジ
ストと中間層とを除去する工程とを少なくとも含むこと
を特徴とする半導体装置の製造方法を構成する。

（産業上の利用分野］ 本発明はパターン形成に当たってレジストの残存を無く
した半導体装置の製造方法に関する。

大量の情報を高速に処理する必要から情報処理装置は小
形化と大容量化が行われているが、これに対応し、装置
の主体を構成する半導体装置は集積化が進んでＬＳＩや
ＶＬＳＩが実用化されている。

こ＼で、これらの半導体装置を含め、総ての半導体素子
の製造に当たっては半導体基板上に薄膜形成技術、写真
蝕刻技術（フォトリソグラフィ或いは電子線リソグラフ
ィ）、不純物注入技術などが用いられている。

次に、半導体にはシリコン（Ｓｉ）で代表される単体半
導体とガリウム砒素（ＧａＡｓ）やインジウム燐（Ｉｎ
Ｐ）で代表される化合物半導体とがあるが、ＬＳＩやＶ
ＬＳ　Ｉなとの集積回路は殆どの場合Ｓｉ基板を用いて
製造されている。

そして、薄膜パターンの形成法として配線パターンの形
成にアルミニウムのような金属を用いる場合にはスパッ
タ法や真空蒸着法が、またポリＳｉを用いる場合は気相
成長法（略してＣＶＤ法）が、また、絶縁層の形成材料
としては二酸化シリコン（５ｉ（ｈ）や窒化硅素（５ｉ
ｓＮ４）が用いられているが、これらは何れもＣＶＤ法
により作られている。

そして、このようにして基板上に嗅形成した薄膜あるい
は基板自体に対し、写真蝕刻技術を用いて選択エツチン
グを行い、微細な線幅の配線パターンや上下の配線層間
を結ぶピアホール（Ｖｉａ−ｈｏｌｅ）を形成しており
、また基板に対してはトレンチ（Ｔｒｅｎｃｈ）の形成
が行われている。

〔従来の技術〕

先に記したように、半導体装置の製造に当たっては半導
体基板（以下略して基板）或いはこの上に絶縁膜や導電
膜を形成し、これに写真蝕刻技術を用いてパターン形成
が行われている。

すなわち、基板または薄膜の上にレジストを被覆し、レ
ジストが“ネガタイプ”の場合には光照射部が現像液に
不溶となり、“ポジタイプ”の場合には可溶となるのを
利用してレジストパターンを作り、このレジストパター
ンをマスクとしてドライエツチング或いはウェットエン
チングを行って基板または基板上の薄膜をエツチングし
、次に、マスクとして用いたレジストを溶剤を用いて溶
解除去するか、或いはプラズマ処理することにより除去
している。

こ＼で、プラズマ処理は酸素（０□）プラズマを用いて
行われており、アッシング（沃化処理）と言われている
。

然し、このような除去法によっても充分除去できない場
合があり、か＼る場合、レジスト中に含まれている不純
物イオン特にナトリウム（Ｎａ）イオンにより表面層が
汚染され漏洩電流を増加させるなど素子の電気的特性を
著しく低下させると云う問題がある。

そのため、パターン形成後はレジストを完全に除去する
ことが必要であるが、充分でない場合が多く、対策が必
要であった。

〔発明が解決しようとする課題］ 半導体装置の製造工程における微細パターンの形成法と
しては、予め設けたレジストパターンをマスクとして基
板或いは基板上に形成した薄膜に対してエツチングを行
い、微細パターンを形成した後はレジストパターンの除
去が行われている。

然し、この除去が不充分の場合は所謂るＮａ汚染を住じ
、信頼性の著しい低下を招くことが問題で、この解決が
課題である。

（課題を解決するための手段〕 上記の課題は半導体基板または基板上に形成した薄膜に
レジストを被覆し、写真蝕刻技術によりパターンを形成
する工程が、この基板または薄膜とレジストとの間に基
板または薄膜よりも高い選択比をもってエツチング除去
可能な中間層を設ける工程と、レジストを選択露光した
後に現像し、レジストパターンを形成する工程と、この
レジストパターンをマスクとして中間層と基板または薄
膜を選択エツチングする工程と、マスクとして用いたレ
ジストと中間層とを除去する工程とを少なくとも含むこ
とを特徴として半導体装置の製造方法を構成することに
より解決することができる。

（作用〕 本発明は微細パターンの形成を行う基板または′ＦＲ膜
とレジストとの間に、この基板または薄膜と高い選択比
をもってエツチング可能な中間層を設けることによりレ
ジストの残留を皆無とするものである。

すなわち、基板または薄膜よりも特定溶剤に溶は易い材
料を用いて中間層を設けておき、この上に形成したレジ
ストパターンをマスクとしてドライエツチングし、パタ
ーンを形成した後、中間層を溶剤で溶解すれば、この上
のレジストを完全に除くことができる。

こ＼で、中間層としては燐硅酸ガラス（略称ＰｓＧ）、
硼硅酸ガラス（略称ＢＳＧ）　、硼燐硅酸ガラス（ＢＰ
ＳＧ）などを挙げることができ、これらの材料からなる
中間層は５％弗酸（肝）水溶液や燐酸・硝酸（Ｈ２ＰＯ
４・ＨＮＯ３）混合液（＆Ｉｌ成比１００：２）などを
用いて容易に溶解除去することができる。

なお、薄膜の構成材としてはＡｆや金（Ａｕ）などの金
属やＳｉＯ□＋　５１３Ｎ４のような絶縁物が考えられ
るが、肝に溶けやすい５ｉＯｚの場合でも上記のガラス
材はエツチングレートは約１０倍も大きく、そのためｍ
Ｗの溶解は極めて少なく抑えることができる。

次に、このよう番こして中間層を除いた後は充分に水洗
して溶剤成分を除き、引き続いて窒素（Ｎ２）などの不
活性雰囲気中で加熱して吸着水を除いておくことが必要
である。

〔実施例〕

ＭＯＳ　ＩＣの製造工程において、ソースおよびトレイ
ン電極の形成に本発明を実施した場合について説明する
と次のようになる。

Ｓｉ基板ｌの素子形成領域をＳｉ：＋Ｎ４膜で被覆した
後、１０００°Ｃでウェット酸化し、厚さが約６０００
人のフィールド酸化膜２を形成した後、熱ＨＰＯ，＋に
浸漬して５ｉｓＮａ膜を除去したＳｉ基板１を１０００
’Ｃでドライ酸化して素子形成領域に約３００人の厚さ
のゲート酸化膜３を形成した。（以上第１図Ａ）次に、
Ｓｉ基板１を気相成長装置にセットし、Ｓｉ基板１を臭
化燐（ＰＢｒ＋）のガス雰囲気中で９２０″Ｃに加熱し
、この基板上に約３００人の厚さのＰＳＧ膜４を膜形成
した。（以上同図Ｂ） 次に、この基板上にレジスト５を被覆した後、状態で三
弗化メタン（ＣＨＦ３）をエッチャントとしてＲＩＥを
行い、ＰＳＧ膜４とゲート酸化膜３を工・７チングした
。（以上同図Ｃ） 次に、Ｓｉ基板を煮沸）１２ＳＯ，中に浸漬してレジス
ト５を溶解除去した後、２％のＨＦ水溶液に４０秒間浸
漬してＰＳＧ膜４を除去し、純水を用いて充分に洗浄処
理をした後、乾燥した窒素（Ｎ２）雰囲気中で６００°
Ｃで加熱して水分を除去した。

（以上同図Ｄ） このような工程をとることによりＮａ汚染の恐れのない
ゲート酸化膜３を得ることができた。

〔発明の効果〕

本発明の実施により半導体装置の製造工程において、被
処理基板上へのレジストの残留を無くすることができ、
これにより半導体装置の信頼性を向上することができる
。

【図面の簡単な説明】

第１図は本発明を適用したＭＯＳ　ＩＣ製造工程の断面
図である。 図において、 １はＳｉ基板、　　　　　　２はフィールド酸化膜、３
はゲート酸化膜、　　　　４はＰＳＧ腰、５はレジスト
、 ６．６′は電極形成領域、 である。

Claims (1)

1. 【特許請求の範囲】 　半導体基板または該基板上に形成した薄膜にレジスト
   を被覆し、写真蝕刻技術によりパターンを形成する工程
   が、 該基板または薄膜とレジストとの間に該基板または薄膜
   よりも高い選択比をもってエッチング除去可能な中間層
   を設ける工程と、 前記レジストを選択露光した後に現像し、レジストパタ
   ーンを形成する工程と、 該レジストパターンをマスクとして中間層と前記基板ま
   たは薄膜を選択エッチングする工程と、該マスクとして
   用いたレジストと中間層とを除去する工程と、 を少なくとも含むことを特徴とする半導体装置の製造方
   法。