JPH0327765A - スイッチング・レギュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は電圧変換用トランスを用いたスイッチング・レ
ギュレー夕に関し、特に整流回路を改善したレギュレー
夕に関する。

〔従来の技術〕

従来の電圧変換用トランスを使用したスイッチング・レ
ギュレー夕の一例を第２図を用いて説明する． この図において、ｌａ，ｌｂは入力端子、２ａ，２ｂは
出力端子であり、入力電圧を電圧変換用トランス３で電
圧変換して出力するようにしている。

そして、前記トランス３の一次側巻線Ｎ，にはＦＥＴで
構成したスイッチング素子４を接続している。また、前
記トランス３の二次側巻線Ｎ２には、スイッチング素子
４のＯＮ時に整流動作をする整流素子５と、スイッチン
グ素子４がＯＦＦ時に整流動作をする整流素子６と、整
流素子５が動作時にエネルギーを貯え、整流素子６が動
作時にその貯えたエネルギーを出力端子２ａ，２ａを介
して外部に電力を供給するチョークコイル７と、コンデ
ンサ８ａ，８ａと、スイッチング素子４がＯＦＦ時にト
ランス３の壱線Ｎ，を一定の出力電圧に固定し、スイッ
チング素子４及び整流素子５のＯＦＦ時に印加される電
圧を定格以下に押さえるための整流素子９を接続してい
る。

更に、前記スイッチング素子４には、これを駆動する駆
動回路１０を接続し、更に出力電圧を検出してその変動
をパルス幅の変化に変換し、駆動回路を動作させること
により、スイッチング素子４のＯＮ，ＯＦＦ比を変化さ
せ、出力電圧を一定に保ように動作するパルス幅変換回
路ｌ１と、パルス幅変調回路の繰り返し周波数を決める
発振回路１２とを接続している。

このスイッチング・レギュレー夕では、スイッチング素
子４が駆動回路１０からの信号によりＯＮ状態になると
、電圧変換用トランス３の各巻線Ｎ１，Ｎｔの極性によ
り整流素子５がＯＮとなり、チョークコイルにエネルギ
ーを貯得ると共に出力端子２ａ，２ｂを介して外部に電
力を供給する。

また、スイッチング素子４がＯＦＦになると、整流素子
５はＯＦＦとなると共に整流素子６がＯＮとなりチョー
クコイル７に貯えたエネルギーを出力端子２ａ，２ａを
介して外部に電力を供給する。

この時、電圧はパルス幅変調回路ｌ１で検出されて、パ
ルス幅の変化に変換し、駆動回路１０を介してスイッチ
ング素子４のＯＮ，ＯＦＦ比を変化させることにより一
定に保たれる。

〔発明が解決しようとする課題〕

上述したスイッチング・レギュレー夕では、スイッヂン
グ素子４がＯＮからＯＦＦに変化した時、整流素子５は
ＯＮからＯＦＦ，整流素子６はＯＦＦからＯＮになる。

しかしながら、通常では．整流素子５，６にはダイオー
ドが用いられるため、そのＯＦＦ時に整流素子５は逆バ
イアス状態にもかかわらず逆回復時間が存在し、その期
間中整流素子５は導通状態にあり、電圧変換用トランス
３のＮ２巻線は整流素子５，６により短絡状態になる。

その結果、電圧変換用トランス３及びスイッチング素子
４，整流素子５，６の過渡的な損失が増加する。

特に、スイッチング素子４の繰り返し周波数を高くする
ほど、このような過渡時な損失が増加し、電圧変換用ト
ランス３，スイッチング素子４，整流素子５，６に過大
なストレスがかかるという問題がある。

本発明はｉＰＪ渡的な損失を防止し、かつ過大なストレ
スを防止したスイッチング・レギュレー夕を提供するこ
とを目的とする。

〔課題を解決するための手段〕

本発明のスイッチング・レギュレー夕は、電圧変換用ト
ランスの二次側に介挿される整流素子をＦＥＴ等の整流
素子で構成し、この整流素子を電圧変換用トランスの一
次側に介挿したスイッチング素子と同期してＯＮ，ＯＦ
Ｆ駆動し得るように構成している。

〔作用］ この構成では、二次側の整流素子を一次側のスイッチン
グ素子と同期してＯＮ，ＯＦＦ駆動することで、整流素
子の過渡的な損失を防止する。

〔実施例］ 次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例の回路図である。図において
、第２図の従来回路と同一部分には同一符号を付してあ
り、その詳細な説明は省略する。

この実施例では、第２図の構成における整流素子５に代
えて、Ｎチャネル電界効果トランジスタ（ＦＥＴ）から
なるＯＮ，ＯＦＦ動作型の整流素子１３を電圧変換用ト
ランス３の巻線Ｎ２に接続し、これを第２駆動回路１４
によって駆動するように構成している。また、この第２
駆動回路ｌ４には、絶縁バッファ回路ｌ５を介してパル
ス幅変調回路１１に接続し、このパルス幅変調回路路ｌ
１の電気的に絶縁された出力信号によって駆動されるよ
うに構成している。

この構成によれば、パルス幅変調回路工１の出力信号に
よって動作する駆動回路１０によりスイッチング素子４
がＯＮになると、電圧変換トランス３の巻線Ｎ１，Ｎｚ
の極性により巻線Ｎｔには↑印の向きに電圧が発生する
。この時、絶縁バッファ一回路１５を介してパルス幅変
調回路ｌ１の出力信号によって動作する第２の駆動回路
１４によって整流素子１３はスイッチング素子３と同期
してＯＮになる。したがって、巻線Ｎ２に発生した電圧
は、第２スイッチング素子１３，チョークコイル７を介
して２ａ，２ｂの出力端子より外部に供給される。

次に、パルス幅変調回路１ｌの出力信号によって動作す
る駆動回路１０，第２の駆動回路１４によってスイッチ
ング素子４と整流素子ｌ３は同期して急速にＯＦＦにな
り、電圧変換用トランス３を介して外部への電圧の供給
はなくなる。このように整流素子１３がＯＦＦになると
、チョークコイル７に貯えていたエネルギーは整流素子
６を介して２ａ，２ｂの出力端子より外部に供給される
とともに整流素子素子ｌ３及び整流素子６により電圧変
換用トランス３のＮ２巻線において短絡する期間は殆ど
なくなる． したがって、電圧変換用トランス３，スイッチング素子
４及び整流素子６及び１３の過渡的な損失は殆ど無視で
き、回路の高効率化が期待できる。

また、スイッチング素子４の繰り返し周波数を高《シて
も、整流素子ｌ３としてスイッチングスピードがダイオ
ードより速いＦＥＴを使用しているので、高周波数化に
よる損失の増加はダイオードの使用に比べてかなり少な
いことが期待できる．更に、ＦＥＴのＯＮ状態における
ドレインーソース間の飽和電圧は、電流の増減に応じて
直線的に変化するため抵抗分として考えることができる
．ダイオードの順方向電圧降下をＶＦ、ＦＥＴのＯＮ時
の抵抗分をＲ　ＤＳ　（ＯＮ，、流れる電流をｌ０とす
る時、ｖＦはほぼ一定値と考えることができるため、次
式、 Ｖｙ　＞　Ｉ＠　×Ｒｏｓ（ｏＮ＞ を満足する電流■。の範囲でＦＥＴを使用すれば、前述
のＩ０によって生じる損失をダイオードに比べて少なく
設計することが可能となる。

なお、本発明は、スイッチング素子としてバイボーラト
ランジスタを用いても同様の効果を得ることができる．
また、電源電圧の極性．出力電圧の極性等に対しても、
整流素子の挿入位置を適宜変更することにより変更する
ことが可能である。

更に、整流素子としてのＦＥＴは、ＰチャネルＦＥＴで
構成してもよい。

〔発明の効果〕

以上説明したように本発明は、電圧変換用トランスの二
次側に介挿される整流素子をＦＥＴ等の整流素子で構成
し、これをスイッチング素子と同期してＯＮ，ＯＦＦ駆
動し得るようにしているので、整流素子の過渡的な損失
を防止し、トランスへの過大なストレスを防止し、高効
率でかつ小型化を図ったスイッチング・レギュレー夕を
得ることができる。

【図面の簡単な説明】

第１図は本発明のスイッチング・レギュレー夕の一実施
例の回路図、第２図は従来のスイッチング・レギュレー
夕の一例の回路図である。 ｌａ，ｌｂ・・・入力端子、２ａ，２ｂ・・・出力端子
、３・・・電圧変換用トランス、４・・・スイッチング
素子、５，６・・・整流素子、７・・・チョークコイル
、８ａ，８ｂ・・・コンデンサ、９・・・整流素子、１
０・・・駆動回路、１１・・・パルス幅変調回路、ｌ２
・・・発振回路、１３・・・整流素子（ＦＥＴ）、１４
・・・第２駆動回路、ｌ５・・・絶縁バッファ回路。 第２図 ４ ３ ５ ７

Claims (1)

【特許請求の範囲】
1. １、電圧変換用トランスの一次側にスイッチング素子を
   介挿し、二次側に整流素子を介挿し、この二次側から出
   力される電圧を検出して前記スイッチング素子の駆動パ
   ルス幅を制御するように構成したスイッチング・レギュ
   レータにおいて、前記電圧変換用トランスの二次側に介
   挿される整流素子をＦＥＴ等の整流素子で構成し、この
   整流素子を前記スイッチング素子と同期してＯＮ、ＯＦ
   Ｆ駆動し得るように構成したことを特徴とするスイッチ
   ング・レギュレータ。