JPH05260738A - フォワードコンバータ - Google Patents
フォワードコンバータInfo
- Publication number
- JPH05260738A JPH05260738A JP5235792A JP5235792A JPH05260738A JP H05260738 A JPH05260738 A JP H05260738A JP 5235792 A JP5235792 A JP 5235792A JP 5235792 A JP5235792 A JP 5235792A JP H05260738 A JPH05260738 A JP H05260738A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- main
- flywheel
- gate
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 フライホイールＦＥＴの動作の遅れによる効
率の低下を防止する。あるいは出力電圧制御回路におい
て互いに反転である二つのパルスを発生させる必要をな
くす。 【構成】 主ＦＥＴ３のゲートと整流ＦＥＴ５のゲート
をそれぞれゲート抵抗１０、１２を介して駆動回路１１
に接続して、主ＦＥＴ３と整流ＦＥＴ５を同期して駆動
し、フライホイールＦＥＴ６のゲートをゲート抵抗１３
を介して、整流ＦＥＴ１２のドレインと主トランス４の
二次巻線との接続点に接続して、主トランス４の二次巻
線に発生するフライバック電圧によって駆動する。
率の低下を防止する。あるいは出力電圧制御回路におい
て互いに反転である二つのパルスを発生させる必要をな
くす。 【構成】 主ＦＥＴ３のゲートと整流ＦＥＴ５のゲート
をそれぞれゲート抵抗１０、１２を介して駆動回路１１
に接続して、主ＦＥＴ３と整流ＦＥＴ５を同期して駆動
し、フライホイールＦＥＴ６のゲートをゲート抵抗１３
を介して、整流ＦＥＴ１２のドレインと主トランス４の
二次巻線との接続点に接続して、主トランス４の二次巻
線に発生するフライバック電圧によって駆動する。
Description
【０００１】
【産業上の利用分野】本発明は、二次側整流回路に整流
用電界効果トランジスタとフライホイール電界効果トラ
ンジスタを有するフォワードコンバータに関する。
用電界効果トランジスタとフライホイール電界効果トラ
ンジスタを有するフォワードコンバータに関する。
【０００２】
【従来の技術】コンバータには、トランスの使い方によ
って、スイッチング素子がオンのときに入力電力をその
まま出力電力へ伝えるフォワード型（オン−オン型とも
呼ばれる。）と、スイッチング素子がオンのときに入力
電力を蓄え、スイッチング素子がオフのときに出力電力
へ伝えるフライバック型（オン−オフ型とも呼ばれ
る。）がある。
って、スイッチング素子がオンのときに入力電力をその
まま出力電力へ伝えるフォワード型（オン−オン型とも
呼ばれる。）と、スイッチング素子がオンのときに入力
電力を蓄え、スイッチング素子がオフのときに出力電力
へ伝えるフライバック型（オン−オフ型とも呼ばれ
る。）がある。
【０００３】図２は従来のフォワードコンバータ（フォ
ワード型のコンバータ）の一例を示す。このフォワード
コンバータでは、整流器として電界効果トランジスタ
（以下、ＦＥＴと記す。）を使用している。その理由
は、ダイオード等のように約０．７ボルトのオフセット
がないのでコンバータの効率が良いためである。このフ
ォワードコンバータは、主トランス４を有し、この主ト
ランス４の一次巻線の一端には一方の入力端子１ａが接
続され、他端には主ＦＥＴ３のドレインが接続され、こ
の主ＦＥＴ３のソースは他方の入力端子１ｂに接続され
ている。また、入力端子１ａ、１ｂ間は入力コンデンサ
２を介して接続されている。主トランス４の二次巻線の
一端はチョークコイル７を介して一方の出力端子９ａに
接続され、他端は整流ＦＥＴ５のドレインに接続されて
いる。この整流ＦＥＴ５のソースは他方の出力端子９ｂ
に接続されている。また、出力端子９ａ、９ｂ間は出力
コンデンサ８を介して接続されている。また、主トラン
ス４の二次巻線の一端とチョークコイル７との接続点に
フライホイール（転流とも言う。）ＦＥＴ６のドレイン
が接続され、このフライホイールＦＥＴ６のソースは整
流ＦＥＴ５のソースと出力端子９ｂの接続点に接続され
ている。
ワード型のコンバータ）の一例を示す。このフォワード
コンバータでは、整流器として電界効果トランジスタ
（以下、ＦＥＴと記す。）を使用している。その理由
は、ダイオード等のように約０．７ボルトのオフセット
がないのでコンバータの効率が良いためである。このフ
ォワードコンバータは、主トランス４を有し、この主ト
ランス４の一次巻線の一端には一方の入力端子１ａが接
続され、他端には主ＦＥＴ３のドレインが接続され、こ
の主ＦＥＴ３のソースは他方の入力端子１ｂに接続され
ている。また、入力端子１ａ、１ｂ間は入力コンデンサ
２を介して接続されている。主トランス４の二次巻線の
一端はチョークコイル７を介して一方の出力端子９ａに
接続され、他端は整流ＦＥＴ５のドレインに接続されて
いる。この整流ＦＥＴ５のソースは他方の出力端子９ｂ
に接続されている。また、出力端子９ａ、９ｂ間は出力
コンデンサ８を介して接続されている。また、主トラン
ス４の二次巻線の一端とチョークコイル７との接続点に
フライホイール（転流とも言う。）ＦＥＴ６のドレイン
が接続され、このフライホイールＦＥＴ６のソースは整
流ＦＥＴ５のソースと出力端子９ｂの接続点に接続され
ている。
【０００４】主ＦＥＴ３のゲートと整流ＦＥＴ５のゲー
トはそれぞれゲート抵抗１０、１２を介して主ＦＥＴ、
整流ＦＥＴ用の駆動回路１１に接続され、主ＦＥＴ３の
ソースと整流ＦＥＴ５のソースも駆動回路１１に接続さ
れている。また、フライホイールＦＥＴ６のゲートはゲ
ート抵抗１３を介してフライホイールＦＥＴ用の駆動回
路１７に接続され、ソースも駆動回路１７に接続されて
いる。駆動回路１１、１７には、それぞれ駆動スイッチ
１５、１８を介して補助電源１４が接続されている。さ
らに、フォワードコンバータは、出力端子９ａの出力電
圧を検出してこれを制御する出力電圧制御回路１６を有
し、駆動スイッチ１５は出力電圧制御回路１６の出力パ
ルスによって駆動され、駆動スイッチ１８は出力電圧制
御回路１６の出力パルスを反転回路１９で反転したパル
スによって駆動されるようになっている。出力電圧制御
回路１６の電源は補助電源１４から供給される。
トはそれぞれゲート抵抗１０、１２を介して主ＦＥＴ、
整流ＦＥＴ用の駆動回路１１に接続され、主ＦＥＴ３の
ソースと整流ＦＥＴ５のソースも駆動回路１１に接続さ
れている。また、フライホイールＦＥＴ６のゲートはゲ
ート抵抗１３を介してフライホイールＦＥＴ用の駆動回
路１７に接続され、ソースも駆動回路１７に接続されて
いる。駆動回路１１、１７には、それぞれ駆動スイッチ
１５、１８を介して補助電源１４が接続されている。さ
らに、フォワードコンバータは、出力端子９ａの出力電
圧を検出してこれを制御する出力電圧制御回路１６を有
し、駆動スイッチ１５は出力電圧制御回路１６の出力パ
ルスによって駆動され、駆動スイッチ１８は出力電圧制
御回路１６の出力パルスを反転回路１９で反転したパル
スによって駆動されるようになっている。出力電圧制御
回路１６の電源は補助電源１４から供給される。
【０００５】主ＦＥＴ３と整流ＦＥＴ５は同期して動作
し、フライホイールＦＥＴ６はこれらと逆に動作し、チ
ョークコイル７に蓄えられたエネルギを主ＦＥＴ３がオ
フのときに出力電力に供給するための電流経路を形成す
る。
し、フライホイールＦＥＴ６はこれらと逆に動作し、チ
ョークコイル７に蓄えられたエネルギを主ＦＥＴ３がオ
フのときに出力電力に供給するための電流経路を形成す
る。
【０００６】次に、このフォワードコンバータの動作に
ついて説明する。スイッチ１５、１８は全く逆に動作を
し、スイッチ１５がオン、スイッチ１８がオフのとき
は、主ＦＥＴ３、整流ＦＥＴ５がオン、フライホイール
ＦＥＴ６がオフとなり、出力電流は主トランス４の二次
巻線→チョークコイル７→出力端子９ａ、９ｂ→整流Ｆ
ＥＴ５→主トランス４の二次巻線の経路で流れる。一
方、スイッチ１５がオフ、スイッチ１８がオンのとき
は、主ＦＥＴ３、整流ＦＥＴ５がオフ、フライホイール
ＦＥＴ６がオンとなり、出力電流はチョークコイル７→
出力端子９ａ、９ｂ→フライホイールＦＥＴ６→チョー
クコイル７の経路で流れる。
ついて説明する。スイッチ１５、１８は全く逆に動作を
し、スイッチ１５がオン、スイッチ１８がオフのとき
は、主ＦＥＴ３、整流ＦＥＴ５がオン、フライホイール
ＦＥＴ６がオフとなり、出力電流は主トランス４の二次
巻線→チョークコイル７→出力端子９ａ、９ｂ→整流Ｆ
ＥＴ５→主トランス４の二次巻線の経路で流れる。一
方、スイッチ１５がオフ、スイッチ１８がオンのとき
は、主ＦＥＴ３、整流ＦＥＴ５がオフ、フライホイール
ＦＥＴ６がオンとなり、出力電流はチョークコイル７→
出力端子９ａ、９ｂ→フライホイールＦＥＴ６→チョー
クコイル７の経路で流れる。
【０００７】
【発明が解決しようとする課題】ところで、この従来の
フォワードコンバータでは、主ＦＥＴ３用の駆動パルス
の反転パルスをパルス反転回路１９で作り、そのパルス
でフライホイールＦＥＴ６を駆動するため、パルス反転
回路１９の動作の遅れによりフライホイールＦＥＴ６の
動作が主ＦＥＴ３よりも遅れるという問題点があった。
フライホイールＦＥＴ６のオンの遅れはＦＥＴの寄生ダ
イオードのオン時間の増加、オフの遅れは整流ＦＥＴ５
とフライホイールＦＥＴ６の短絡を生じ、コンバータ効
率を低下させるという問題がある。
フォワードコンバータでは、主ＦＥＴ３用の駆動パルス
の反転パルスをパルス反転回路１９で作り、そのパルス
でフライホイールＦＥＴ６を駆動するため、パルス反転
回路１９の動作の遅れによりフライホイールＦＥＴ６の
動作が主ＦＥＴ３よりも遅れるという問題点があった。
フライホイールＦＥＴ６のオンの遅れはＦＥＴの寄生ダ
イオードのオン時間の増加、オフの遅れは整流ＦＥＴ５
とフライホイールＦＥＴ６の短絡を生じ、コンバータ効
率を低下させるという問題がある。
【０００８】また、パルス反転回路１９を使用しない場
合においても、出力電圧制御回路１６において互いに反
転である二つのパルスを出力できる制御ＩＣ（集積回
路）を使用しなければならないという問題がある。
合においても、出力電圧制御回路１６において互いに反
転である二つのパルスを出力できる制御ＩＣ（集積回
路）を使用しなければならないという問題がある。
【０００９】そこで本発明の目的は、フライホイールＦ
ＥＴの動作の遅れによる効率の低下を防止する、あるい
は出力電圧制御回路において互いに反転である二つのパ
ルスを発生させる必要をなくすことのできるフォワード
コンバータを提供することにある。
ＥＴの動作の遅れによる効率の低下を防止する、あるい
は出力電圧制御回路において互いに反転である二つのパ
ルスを発生させる必要をなくすことのできるフォワード
コンバータを提供することにある。
【００１０】
【課題を解決するための手段】請求項１記載の発明のフ
ォワードコンバータは、電圧を変換する主トランスと、
この主トランスの一次側に設けられ、入力電圧をスイッ
チングする主スイッチング素子と、ドレインが主トラン
スの二次巻線の一端に接続された整流用ＦＥＴと、この
整流用ＦＥＴのゲートに接続され、この整流用ＦＥＴを
主スイッチング素子と同期して駆動する駆動回路と、ド
レインが主トランスの二次巻線の他端に接続され、ソー
スが整流用ＦＥＴのソースに接続され、ゲートが整流用
ＦＥＴのドレインに接続されて整流用ＦＥＴとは逆のス
イッチング動作をするフライホイールＦＥＴと、このフ
ライホイールＦＥＴに並列に設けられた出力フィルタと
を備えたものである。
ォワードコンバータは、電圧を変換する主トランスと、
この主トランスの一次側に設けられ、入力電圧をスイッ
チングする主スイッチング素子と、ドレインが主トラン
スの二次巻線の一端に接続された整流用ＦＥＴと、この
整流用ＦＥＴのゲートに接続され、この整流用ＦＥＴを
主スイッチング素子と同期して駆動する駆動回路と、ド
レインが主トランスの二次巻線の他端に接続され、ソー
スが整流用ＦＥＴのソースに接続され、ゲートが整流用
ＦＥＴのドレインに接続されて整流用ＦＥＴとは逆のス
イッチング動作をするフライホイールＦＥＴと、このフ
ライホイールＦＥＴに並列に設けられた出力フィルタと
を備えたものである。
【００１１】このフォワードコンバータでは、駆動回路
によって整流用ＦＥＴを主スイッチング素子と同期して
駆動し、フライホイールＦＥＴを主トランスの二次巻線
に発生する電圧によって駆動する。
によって整流用ＦＥＴを主スイッチング素子と同期して
駆動し、フライホイールＦＥＴを主トランスの二次巻線
に発生する電圧によって駆動する。
【００１２】請求項２記載の発明のフォワードコンバー
タは、請求項１記載の発明において、主スイッチング素
子が駆動回路によって駆動されるＦＥＴからなるもので
ある。
タは、請求項１記載の発明において、主スイッチング素
子が駆動回路によって駆動されるＦＥＴからなるもので
ある。
【００１３】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明の一実施例のフォワードコン
バータを示す回路図である。
て説明する。図１は本発明の一実施例のフォワードコン
バータを示す回路図である。
【００１４】本実施例のフォワードコンバータは、主ト
ランス４を有し、この主トランス４の一次巻線の一端に
は一方の入力端子１ａが接続され、他端には主ＦＥＴ３
のドレインが接続され、この主ＦＥＴ３のソースは他方
の入力端子１ｂに接続されている。また、入力端子１
ａ、１ｂ間は入力コンデンサ２を介して接続されてい
る。
ランス４を有し、この主トランス４の一次巻線の一端に
は一方の入力端子１ａが接続され、他端には主ＦＥＴ３
のドレインが接続され、この主ＦＥＴ３のソースは他方
の入力端子１ｂに接続されている。また、入力端子１
ａ、１ｂ間は入力コンデンサ２を介して接続されてい
る。
【００１５】主トランス４の二次巻線の一端はチョーク
コイル７を介して高電位側の出力端子９ａに接続され、
他端はＮチャネルの整流ＦＥＴ５のドレインに接続され
ている。この整流ＦＥＴ５のソースは低電位側の出力端
子９ｂに接続されている。また、出力端子９ａ、９ｂ間
は出力コンデンサ８を介して接続されている。この出力
コンデンサ８とチョークコイル７とで出力ＬＣフィルタ
が構成されている。また、主トランス４の二次巻線の一
端とチョークコイル７との接続点にＮチャネルのフライ
ホイールＦＥＴ６のドレインが接続され、このフライホ
イールＦＥＴ６のソースは整流ＦＥＴ５のソースと出力
端子９ｂの接続点に接続されている。
コイル７を介して高電位側の出力端子９ａに接続され、
他端はＮチャネルの整流ＦＥＴ５のドレインに接続され
ている。この整流ＦＥＴ５のソースは低電位側の出力端
子９ｂに接続されている。また、出力端子９ａ、９ｂ間
は出力コンデンサ８を介して接続されている。この出力
コンデンサ８とチョークコイル７とで出力ＬＣフィルタ
が構成されている。また、主トランス４の二次巻線の一
端とチョークコイル７との接続点にＮチャネルのフライ
ホイールＦＥＴ６のドレインが接続され、このフライホ
イールＦＥＴ６のソースは整流ＦＥＴ５のソースと出力
端子９ｂの接続点に接続されている。
【００１６】主ＦＥＴ３のゲートと整流ＦＥＴ５のゲー
トはそれぞれゲート抵抗１０、１２を介して駆動回路１
１に接続され、主ＦＥＴ３のソースと整流ＦＥＴ５のソ
ースも駆動回路１１に接続されている。また、フライホ
イールＦＥＴ６のゲートはゲート抵抗１３を介して、整
流ＦＥＴ５のドレインと主トランス４の二次巻線との接
続点に接続されている。
トはそれぞれゲート抵抗１０、１２を介して駆動回路１
１に接続され、主ＦＥＴ３のソースと整流ＦＥＴ５のソ
ースも駆動回路１１に接続されている。また、フライホ
イールＦＥＴ６のゲートはゲート抵抗１３を介して、整
流ＦＥＴ５のドレインと主トランス４の二次巻線との接
続点に接続されている。
【００１７】駆動回路１１には駆動スイッチ１５を介し
て補助電源１４が接続されている。さらに、フォワード
コンバータは、出力端子９ａの出力電圧を検出してこれ
を制御する出力電圧制御回路１６を有し、駆動スイッチ
１５は出力電圧制御回路１６の出力パルスによって駆動
されるようになっている。また、出力電圧制御回路１６
の電源は補助電源１４から供給される。
て補助電源１４が接続されている。さらに、フォワード
コンバータは、出力端子９ａの出力電圧を検出してこれ
を制御する出力電圧制御回路１６を有し、駆動スイッチ
１５は出力電圧制御回路１６の出力パルスによって駆動
されるようになっている。また、出力電圧制御回路１６
の電源は補助電源１４から供給される。
【００１８】次に本実施例の動作について説明する。出
力電圧制御回路１６は、出力電圧を検出して、出力パル
スによりスイッチ１５を駆動し、そのデューティ比（オ
ンオフ比）により出力電圧を制御するが、スイッチ１５
がオンのときとオフのときのそれぞれの動作を、以下で
説明する。
力電圧制御回路１６は、出力電圧を検出して、出力パル
スによりスイッチ１５を駆動し、そのデューティ比（オ
ンオフ比）により出力電圧を制御するが、スイッチ１５
がオンのときとオフのときのそれぞれの動作を、以下で
説明する。
【００１９】まずスイッチ１５がオンのときは、駆動回
路１１により主ＦＥＴ３、整流ＦＥＴ５のゲートへ電圧
が印加され、ＦＥＴ３、５はオン状態となる。両ＦＥＴ
３、５はスイッチ１５を駆動スイッチとして共用してい
るので、ほぼ同期してオン状態となる。このとき、ＦＥ
Ｔ５がオン状態のため、フライホイールＦＥＴ６のゲー
ト、ソース、ゲート抵抗１３は閉ループを作り、ＦＥＴ
６はオフ状態となる。従って、３つのＦＥＴ３、５、６
の動作の遅れはほぼなく（各ＦＥＴの入力容量による遅
れのみ）、出力電流は主トランス４の二次巻線→チョー
クコイル７→出力端子９ａ、９ｂ→整流ＦＥＴ５→主ト
ランス４の二次巻線の経路で流れる。
路１１により主ＦＥＴ３、整流ＦＥＴ５のゲートへ電圧
が印加され、ＦＥＴ３、５はオン状態となる。両ＦＥＴ
３、５はスイッチ１５を駆動スイッチとして共用してい
るので、ほぼ同期してオン状態となる。このとき、ＦＥ
Ｔ５がオン状態のため、フライホイールＦＥＴ６のゲー
ト、ソース、ゲート抵抗１３は閉ループを作り、ＦＥＴ
６はオフ状態となる。従って、３つのＦＥＴ３、５、６
の動作の遅れはほぼなく（各ＦＥＴの入力容量による遅
れのみ）、出力電流は主トランス４の二次巻線→チョー
クコイル７→出力端子９ａ、９ｂ→整流ＦＥＴ５→主ト
ランス４の二次巻線の経路で流れる。
【００２０】一方スイッチ１５がオフのときは、駆動回
路１１により主ＦＥＴ３、整流ＦＥＴ５のゲート電圧が
なくなり、ＦＥＴ３、５はオフ状態となる。主ＦＥＴ３
がオフ状態になると、主トランス４の二次巻線にフライ
バック電圧が発生し、この電圧によりフライホイールＦ
ＥＴ６のゲートへ電圧が印加され、ＦＥＴ６はオン状態
となる。従って、３つのＦＥＴ３、５、６の動作の遅れ
はほぼなく（各ＦＥＴの入力容量による遅れのみ）、出
力電流はチョークコイル７→出力端子９ａ、９ｂ→フラ
イホイールＦＥＴ６→チョークコイル７の経路で流れ
る。
路１１により主ＦＥＴ３、整流ＦＥＴ５のゲート電圧が
なくなり、ＦＥＴ３、５はオフ状態となる。主ＦＥＴ３
がオフ状態になると、主トランス４の二次巻線にフライ
バック電圧が発生し、この電圧によりフライホイールＦ
ＥＴ６のゲートへ電圧が印加され、ＦＥＴ６はオン状態
となる。従って、３つのＦＥＴ３、５、６の動作の遅れ
はほぼなく（各ＦＥＴの入力容量による遅れのみ）、出
力電流はチョークコイル７→出力端子９ａ、９ｂ→フラ
イホイールＦＥＴ６→チョークコイル７の経路で流れ
る。
【００２１】このように本実施例のフォワードコンバー
タでは、二次側整流回路において、整流ＦＥＴ５を出力
電圧制御回路１６によって主ＦＥＴ３と同期して駆動
し、一方フライホイールＦＥＴ６を主トランス４の二次
巻線に発生する電圧によって駆動するようにしたので、
主ＦＥＴ３の駆動パルスの反転パルスを作る反転回路を
用いたときに生じるフライホイールＦＥＴ６の動作の遅
れの問題がなくなり、整流ＦＥＴ５、フライホイールＦ
ＥＴ６の動作は共に主ＦＥＴ３よりも遅れず、コンバー
タ効率の低下を防ぐことができる。
タでは、二次側整流回路において、整流ＦＥＴ５を出力
電圧制御回路１６によって主ＦＥＴ３と同期して駆動
し、一方フライホイールＦＥＴ６を主トランス４の二次
巻線に発生する電圧によって駆動するようにしたので、
主ＦＥＴ３の駆動パルスの反転パルスを作る反転回路を
用いたときに生じるフライホイールＦＥＴ６の動作の遅
れの問題がなくなり、整流ＦＥＴ５、フライホイールＦ
ＥＴ６の動作は共に主ＦＥＴ３よりも遅れず、コンバー
タ効率の低下を防ぐことができる。
【００２２】また、主ＦＥＴ３の駆動パルスさえあれば
良いので、出力電圧制御回路１６において、主ＦＥＴ３
の駆動パルスとフライホイールＦＥＴ６を駆動するため
のその反転パルスの両方を出力できる制御ＩＣを使う必
要がなくなる。
良いので、出力電圧制御回路１６において、主ＦＥＴ３
の駆動パルスとフライホイールＦＥＴ６を駆動するため
のその反転パルスの両方を出力できる制御ＩＣを使う必
要がなくなる。
【００２３】
【発明の効果】以上説明したように本発明によれば、駆
動回路によって整流用ＦＥＴを主スイッチング素子と同
期して駆動し、フライホイールＦＥＴを主トランスの二
次巻線に発生する電圧によって駆動するようにしたの
で、フライホイールＦＥＴの動作の遅れによる効率の低
下の防止を防止でき、あるいは出力電圧制御回路におい
て互いに反転である二つのパルスを発生させる必要がな
くなるという効果がある。
動回路によって整流用ＦＥＴを主スイッチング素子と同
期して駆動し、フライホイールＦＥＴを主トランスの二
次巻線に発生する電圧によって駆動するようにしたの
で、フライホイールＦＥＴの動作の遅れによる効率の低
下の防止を防止でき、あるいは出力電圧制御回路におい
て互いに反転である二つのパルスを発生させる必要がな
くなるという効果がある。
【図１】本発明の一実施例のフォワードコンバータを示
す回路図である。
す回路図である。
【図２】従来のフォワードコンバータの一例を示す回路
図である。
図である。
３ 主ＦＥＴ ４ 主トランス ５ 整流ＦＥＴ ６ フライホイールＦＥＴ ７ チョークコイル ８ 出力コンデンサ １１ 駆動回路 １５ 駆動スイッチ １６ 出力電圧制御回路
Claims (2)
- 【請求項１】 電圧を変換する主トランスと、 この主トランスの一次側に設けられ、入力電圧をスイッ
チングする主スイッチング素子と、 ドレインが前記主トランスの二次巻線の一端に接続され
た整流用電界効果トランジスタと、 この整流用電界効果トランジスタのゲートに接続され、
この整流用電界効果トランジスタを前記主スイッチング
素子と同期して駆動する駆動回路と、 ドレインが前記主トランスの二次巻線の他端に接続さ
れ、ソースが前記整流用電界効果トランジスタのソース
に接続され、ゲートが前記整流用電界効果トランジスタ
のドレインに接続されて前記整流用電界効果トランジス
タとは逆のスイッチング動作をするフライホイール電界
効果トランジスタと、 このフライホイール電界効果トランジスタに並列に設け
られた出力フィルタとを具備することを特徴とするフォ
ワードコンバータ。 - 【請求項２】 前記主スイッチング素子は、前記駆動回
路によって駆動される電界効果トランジスタからなるこ
とを特徴とする請求項１記載のフォワードコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5235792A JPH05260738A (ja) | 1992-03-11 | 1992-03-11 | フォワードコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5235792A JPH05260738A (ja) | 1992-03-11 | 1992-03-11 | フォワードコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05260738A true JPH05260738A (ja) | 1993-10-08 |
Family
ID=12912562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5235792A Pending JPH05260738A (ja) | 1992-03-11 | 1992-03-11 | フォワードコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05260738A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999420A (en) * | 1998-02-18 | 1999-12-07 | Tdk Corporation | Switching power source |
| DE102008061963A1 (de) * | 2008-12-12 | 2010-06-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Bipolarer Gleichstrom/Gleichstrom-Wandler, elektronische Schaltung mit demselben und Verfahren zum Bereitstellen einer Ausgangsgleichspannung mit wahlfreier Polarität an eine Last |
-
1992
- 1992-03-11 JP JP5235792A patent/JPH05260738A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999420A (en) * | 1998-02-18 | 1999-12-07 | Tdk Corporation | Switching power source |
| DE102008061963A1 (de) * | 2008-12-12 | 2010-06-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Bipolarer Gleichstrom/Gleichstrom-Wandler, elektronische Schaltung mit demselben und Verfahren zum Bereitstellen einer Ausgangsgleichspannung mit wahlfreier Polarität an eine Last |
| DE102008061963B4 (de) * | 2008-12-12 | 2016-12-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Bipolarer Gleichstrom/Gleichstrom-Wandler, elektronische Schaltung mit demselben und Verfahren zum Bereitstellen einer Ausgangsgleichspannung mit wahlfreier Polarität an eine Last |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| EP0913026B1 (en) | Single ended forward dc-to-dc converter providing enhanced resetting for synchronous rectification | |
| JP2677220B2 (ja) | Ｍｏｓｆｅｔ同期整流用駆動回路 | |
| US6879499B2 (en) | DC-DC converter | |
| JP7072709B1 (ja) | バイポーラパルス電圧ゲートドライバ | |
| US6674654B2 (en) | DC-DC voltage converter | |
| US7009855B2 (en) | Synchronous rectifier circuit | |
| US10998887B2 (en) | Power device driving apparatus | |
| US20030164721A1 (en) | Gate drive circuitry | |
| JPH07298610A (ja) | スイッチング電源装置 | |
| JPH05199093A (ja) | Ｐ−チヤネル電界効果トランジスタ駆動回路 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JP2988405B2 (ja) | スイッチング電源回路 | |
| JP2005137191A (ja) | スイッチモード電源用制御回路 | |
| JPH10136646A (ja) | 同期整流器 | |
| JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
| JP2002111463A (ja) | Ｆｅｔの駆動回路およびスイッチング装置 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH10136645A (ja) | 電源回路 | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| KR200144592Y1 (ko) | 스위칭 소자의 보호회로 | |
| JP2962072B2 (ja) | ブリッジ型インバータ回路 | |
| JP3373194B2 (ja) | スイッチング電源装置 | |
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| JPH0518286U (ja) | スイツチングレギユレータ |