JPH03278431A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03278431A JPH03278431A JP2120739A JP12073990A JPH03278431A JP H03278431 A JPH03278431 A JP H03278431A JP 2120739 A JP2120739 A JP 2120739A JP 12073990 A JP12073990 A JP 12073990A JP H03278431 A JPH03278431 A JP H03278431A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- nitrogen
- semiconductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
4頁
5頁
6頁
11頁
12頁
作用
実施例
発明の効果
12頁
14頁
35頁
〔概要〕
半導体装置の製造において、低コンタクト抵抗かつ低リ
ーク電流のコンタクトを実現化し、低抵抗でカバレンジ
の良い電極・配線を形成するための、下地基板の表面処
理および導電体膜の形成の方法に関し、
下地基板に損傷や汚染物の再付着を生ずることなく、か
つ、低温で再現性よく表面処理する方法と、表面処理に
引続き基板を大気にさらすことなく、コンタクト抵抗と
配線抵抗がともに低い導電体層をカバレッジ良(被着形
成する方法を提供することをその目的とし、
電極・配線を構成する導電体層の被着形成に先だって、
分子中の窒素原子が2以上の水素化窒素もしくは該水素
化窒素の有機化合物を含有する雰囲気中で、半導体もし
くは導体からなる領域を有する基板1を加熱して、該半
導体もしくは導体の面を表出させる表面処理を行い、し
かる後、金属化合物ガスと分子中の窒素原子が2以上の
水素化窒素もしくは該水素化窒素の有機化合物のガスと
を含有する混合ガスを用いて、金属もしくは金属の窒化
物を析出させるように構成する。Detailed Description of the Invention [Table of Contents] Overview Industrial Application Fields Conventional Technology Problems to be Solved by the Invention Means for Solving the Problems Page 4 Pages 5 Pages 6 Pages 11 Pages 12 Function Examples Effects of the Invention 12 Pages 14 and 35 [Summary] Surface treatment of base substrates and conductors in order to realize contacts with low contact resistance and low leakage current and to form electrodes and wiring with low resistance and good coverage in the manufacture of semiconductor devices. Regarding the method for forming the film, we have developed a method for surface treatment at low temperatures with good reproducibility without causing damage to the underlying substrate or re-adhesion of contaminants, and a method for improving contact resistance and reducing the contact resistance without exposing the substrate to the atmosphere after surface treatment. The purpose of this study is to provide a method for depositing a conductive layer with low wiring resistance and good coverage.
The substrate 1 having a region made of a semiconductor or a conductor is heated in an atmosphere containing hydrogenated nitrogen or an organic compound of the hydrogenated nitrogen with two or more nitrogen atoms in the molecule to expose the surface of the semiconductor or conductor. After that, a metal compound gas and a gas of hydrogenated nitrogen having two or more nitrogen atoms in the molecule or a gas of an organic compound of the hydrogenated nitrogen are used to treat the metal or metal. The structure is configured to precipitate nitrides.
本発明は、半導体装置の製造方法に係り、特に低コンタ
クト抵抗かつ低リーク電流のコンタクトを実現化し、低
抵抗でカバレッジの良い電極・配線を形成するための、
下地基板の表面処理および導電体膜の形成の方法に関す
る。The present invention relates to a method for manufacturing a semiconductor device, and in particular, to realize a contact with low contact resistance and low leakage current, and to form electrodes and wiring with low resistance and good coverage.
The present invention relates to a method for surface treatment of a base substrate and formation of a conductive film.
近年、半導体集積回路(IC)の高密度化・高集積化が
進められた結果、その最小部分の寸法が1μm以下の半
導体素子や配線構造を有するものが実用化されるに至っ
ている。 また、ICの高集積化に伴って、多層配線が
用いられるようになってきた。 ICの高密度化・高
集積化とともに、電気的接続をとるためのコンタクトホ
ールも微細化し、コンタクト抵抗が増大化してきた。
また、半導体素子を構成する接合の深さも0. 1μm
オーダー程度にまで浅くなり、コンタクト部においてp
n接合損傷に起因するリークが発生しやすくなってきた
。 コンタクト抵抗やリーク電流の増大は、半導体装置
の特性劣化をもたらすので、極力これを低減化すること
が求められている。BACKGROUND ART In recent years, as a result of advances in the density and integration of semiconductor integrated circuits (ICs), devices having semiconductor elements and wiring structures with the minimum dimension of 1 μm or less have come into practical use. Furthermore, as ICs become more highly integrated, multilayer wiring has come to be used. As ICs become denser and more highly integrated, contact holes for making electrical connections also become smaller, leading to an increase in contact resistance.
Furthermore, the depth of the junctions that constitute the semiconductor element is also 0. 1μm
It becomes shallow to about the order of magnitude, and the p
Leakage due to n-junction damage has become more likely to occur. Since an increase in contact resistance and leakage current causes deterioration of the characteristics of a semiconductor device, it is required to reduce this as much as possible.
また、配線・電極の熱サイクルに対する安定性や配線の
信頼性向上のために、基板の平坦化と導電体層のカバレ
ッジの向上が求められている。Furthermore, in order to improve the stability of wiring and electrodes against thermal cycles and the reliability of wiring, flattening of the substrate and improvement of the coverage of the conductive layer are required.
半導体装置の電極・配線には、スパッタ法によって被着
形成したAIまたはAlSiやAlCu等のA1合金が
ひろく用いられてきた。 しかし、かかるA1を主成
分とする材料は、基板のSiと反応して浅いpn接合の
破壊をおこし易く、また、コンタクトホールが1ミクロ
ン以下程度に微細になるとスパッタ法ではカバレッジが
悪く、さらに、エレクトロマイグレーションやストレス
マイグレーションにより断線をおこし易い等、半導体装
置を微細化する上での問題点があることが明らかになっ
てきた。 そこで、スパッタ法によるAIを主成分とす
る材料のかわりに、気相成長(CVD)法で形成した高
融点金属やそのシリサイド又は窒化物を用いることが検
討されている。BACKGROUND ART AI or Al alloys such as AlSi and AlCu deposited by sputtering have been widely used for electrodes and wiring of semiconductor devices. However, such materials whose main component is A1 tend to react with Si in the substrate and cause destruction of shallow pn junctions, and when the contact hole becomes as fine as 1 micron or less, coverage is poor with sputtering, and furthermore, It has become clear that there are problems in miniaturizing semiconductor devices, such as easy disconnection due to electromigration or stress migration. Therefore, instead of a material mainly composed of AI produced by sputtering, consideration is being given to using a high melting point metal or its silicide or nitride formed by vapor phase epitaxy (CVD).
さて、スパッタ法あるいはCVD法によって、AIを主
成分とする材料や高融点金属等を下地となる基板のSi
等の上に被着形成して電極・配線を形成する際、下地の
清浄度がコンタクト抵抗に大きく影響することが知られ
ている。 下地の表面に、自然酸化膜や有機物等が付着
していると、これ自身高抵抗層となってコンタクト抵抗
を上昇させる。 また、St上にチタン(Ti)等を被
着したのち熱処理してチタンシリサイドを形成させるよ
うな場合は、Si表面の自然酸化膜や有機物等は、シリ
サイドの形成をさまたげ、コンタクト抵抗の上昇をもた
らす。 さらに、CVD法でタングステン(W) JL
iを成長させる際、自然酸化膜等の上では成長が円滑に
行われないので、その上で層形成が進行しないか、また
は、自然酸化膜の薄い部分の下地のStの異常な浸食を
伴った成長がおこり、コンタクト抵抗の上昇や接合の破
壊をもたらす。Now, by sputtering or CVD, materials containing AI as a main component, high melting point metals, etc. can be applied to the Si substrate as a base.
It is known that when forming electrodes and wiring on a substrate such as the like, the cleanliness of the base greatly affects the contact resistance. If a natural oxide film or organic substance is attached to the surface of the base, it becomes a high-resistance layer and increases the contact resistance. In addition, when titanium (Ti) or the like is deposited on St and then heat-treated to form titanium silicide, natural oxide films and organic substances on the Si surface hinder the formation of silicide and increase the contact resistance. bring. Furthermore, tungsten (W) JL was produced using the CVD method.
When growing i, growth does not occur smoothly on a natural oxide film, etc., so layer formation may not proceed on it, or there may be abnormal erosion of the underlying St in the thin part of the natural oxide film. This leads to increased contact resistance and junction breakdown.
こうしたことから、通常、電極・配線を形成する導電体
膜の被着形成に先立って下地の基板表面を清浄化するこ
とが行われてきた。 従来行われてきた表面の前処理方
法としては、HFを含む溶液によるウェットエツチング
処理、Arイオンによるスパッタ処理、SF、やBCl
3等の反応性ガス、またはH2、あるいはこれらのガス
の組合せを用いたプラズマエツチング処理、H2やNH
8雰囲気中での熱処理による還元処理、等がある。For this reason, the surface of the underlying substrate has generally been cleaned prior to the deposition of a conductive film for forming electrodes and wiring. Conventional surface pretreatment methods include wet etching using a solution containing HF, sputtering using Ar ions, SF, and BCl.
Plasma etching treatment using a reactive gas such as 3, or H2, or a combination of these gases, H2 or NH
8 reduction treatment by heat treatment in an atmosphere, etc.
しかし、HFを含む溶液によるウェットエツチング処理
では、水洗・乾燥が必要で、処理のあと一旦は大気中に
さらすことになるので、この過程で新たに自然酸化膜が
形成されたり、人為的ミスで有機物の汚染物が新たに付
着する、という問題がある。 スパッタ処理やプラズマ
エツチング処理では、荷電粒子によって下地基板に損傷
が生ずるうえ、反応性ガスを使うプラズマエツチング処
理では、下地基板までエツチングされ、甚だしくは浅い
接合の破壊をもたらしたり、また、ハロゲン化物やエツ
チングの副生成物の再付着を生ずるという問題がある。However, wet etching using a solution containing HF requires washing with water and drying, and is exposed to the atmosphere after the treatment, so a new natural oxide film may be formed during this process, or human error may occur. There is a problem that new organic contaminants are attached. In sputtering and plasma etching processes, charged particles damage the underlying substrate, and in plasma etching processes that use reactive gases, the underlying substrate can be etched, resulting in destruction of shallow junctions, and halides and There is a problem with redeposition of etching by-products.
H2やNH,雰囲気中での熱処理による還元処理では
、少なくとも700℃以上、通常900〜1000″C
という高温処理が必要で、不純物の熱拡散により接合が
深くなってしまったり、基板に熱による損傷が入るとい
う問題がある。 また、かかる高温ではA1電極配線は
溶融してしまうので、下地にAt電極配線がある場合に
は適用できず、更に、層間絶縁膜に燐珪酸ガラス(PS
G)や硼燐珪酸ガラス(BPSG)を使うと、かかる絶
縁膜が軟化して、コンタクトホール等の形状がダしてし
まったりする、という問題もあった。 下地基板に損傷
や汚染物の再付着を生ずることなく、かつ、低温で再現
性よく表面処理する方法は、未だ見出されていない。In reduction treatment by heat treatment in H2, NH, atmosphere, at least 700℃ or higher, usually 900~100''C
This requires high-temperature processing, leading to problems such as the bond becoming deeper due to thermal diffusion of impurities and the substrate being damaged by heat. In addition, since the A1 electrode wiring melts at such high temperatures, it cannot be applied when there is an At electrode wiring underneath, and furthermore, the interlayer insulation film is made of phosphosilicate glass (PS).
When G) or borophosphosilicate glass (BPSG) is used, there is a problem in that the insulating film becomes soft and the shapes of contact holes and the like become distorted. A method for surface treatment at low temperatures with good reproducibility without causing damage to the underlying substrate or redeposition of contaminants has not yet been found.
コンタクト抵抗を低くすべく、コンタクト部の電極・配
線の材料に、AIの代わりに高融点金属やそのシリサイ
ド又は窒化物を用いると、かかる材料は、基板のStと
AI電極・配線との反応を阻止するバリア層としても働
くので、基板に浅い接合がある場合でも、基板と電極・
配線層との反応によるスパイクで接合が破壊されること
が少なくなる。 従って、接合の破壊に起因するリーク
電流の減少をもはかることができる。In order to lower the contact resistance, if a high melting point metal or its silicide or nitride is used instead of AI as the material for the electrodes and wiring in the contact section, such materials will inhibit the reaction between the St of the substrate and the AI electrodes and wiring. Since it also acts as a barrier layer to prevent
The junction is less likely to be destroyed by spikes caused by reactions with the wiring layer. Therefore, it is possible to reduce leakage current caused by junction breakdown.
スパッタ法によるAI配線のカバレッジおよびマイグレ
ーションの問題も、WをCVD法で被着形成することで
大幅に改善される。 しかしながら、WのCVD成長
に、六弗化タングステン(WF6)等のシラン(SiH
4)等による還元反応を用いると、比較的低温でW層の
形成が可能であるが、W層中に反応ガスの構成元素であ
るSiや弗素(F)が取り込まれて、コンタクト抵抗も
配線抵抗も高くなり、また、カバレッジが悪くなり易い
という欠点がある。 WF、の水素還元を用いるCVD
の場合は、シラン還元に比べてカバレッジは良くなるも
のの、反応温度が高く、また、腐食性ガス生成物が形成
されるため、基板のSiの浸食がより多くなりリーク電
流が大きくなり易いという欠点がある。The problems of coverage and migration of AI wiring by sputtering can also be greatly improved by depositing W by CVD. However, in the CVD growth of W, silanes (SiH) such as tungsten hexafluoride (WF6)
4) It is possible to form a W layer at a relatively low temperature by using a reduction reaction such as It also has the drawbacks of high resistance and poor coverage. CVD using hydrogen reduction of WF
Although coverage is better in this case than in silane reduction, the disadvantage is that the reaction temperature is high and corrosive gas products are formed, resulting in more Si erosion on the substrate and a higher leakage current. There is.
また、CVD法によるWは、SiO□やPSGとの密着
性が悪く、はがれ易い。 このため、下地基板上に、ま
ずスパッタ法によりTiN等のコンタクトのバリア層を
かねた密着層を形成し、その上にCVD法によってW層
を形成する方法がとられている。 しかし、この密着
層の形成にスパッタ法を用いると、コンタクトホール等
の段差部でカバレッジが悪くなり、これがWの異常成長
や未成長をまねき、コンタクト抵抗が大きくなったり配
線のはがれをもたらすという問題があった。Furthermore, W produced by CVD has poor adhesion to SiO□ and PSG and is easily peeled off. For this reason, a method is used in which an adhesion layer of TiN or the like which also serves as a contact barrier layer is first formed on the base substrate by sputtering, and then a W layer is formed thereon by CVD. However, when sputtering is used to form this adhesion layer, coverage deteriorates at stepped portions such as contact holes, which leads to abnormal growth or non-growth of W, resulting in increased contact resistance and peeling of wiring. was there.
さらに、前処理や密着層の形成とWの形成とが別々の装
置をつかって行われるので、基板の取扱中にゴミ等が付
着する可能性が高く、これが歩留りの低下をまねく要因
の一つとなっていた。Furthermore, since the pretreatment and formation of the adhesion layer and the formation of W are performed using separate equipment, there is a high possibility that dust etc. will adhere to the substrate during handling, and this is one of the factors that leads to a decrease in yield. It had become.
本発明は、かかる従来の方法の欠点を解消すべき創作さ
れたものであり、低コンタクト抵抗かつ低リーク電流の
コンタクトを実現化し、低抵抗でカバレンジの良い電極
・配線を形成するための、下地基板に損傷や汚染物の再
付着を生ずることなく、かつ、低温で再現性よく表面処
理する方法と、かかる表面処理に引続き基板を大気にさ
らすことなく、コンタクト抵抗と配線抵抗がともに低い
導電体層をカバレッジ良く被着形成する方法を提供する
ことをその目的とする。The present invention was created to eliminate the drawbacks of such conventional methods, and provides a base material for realizing contacts with low contact resistance and low leakage current, and for forming electrodes and wiring with low resistance and good coverage. A method for surface treatment at low temperatures with good reproducibility without causing damage or re-adhesion of contaminants to a substrate, and a conductor with low contact resistance and wiring resistance without exposing the substrate to the atmosphere following such surface treatment. The object is to provide a method for depositing layers with good coverage.
[課題を解決するための手段]
この目的は、半導体装置の製造工程において、電極・配
線を構成する導電体層の被着形成に先だって、分子中の
窒素原子が2以上の水素化窒素もしくは該水素化窒素の
誘導体を含有する雰囲気中で、半導体もしくは導体から
なる領域を有する基板1を加熱して、該半導体もしくは
導体の面を表出させる表面処理を行い、しかる後、金属
化合物ガスと分子中の窒素原子が2以上の水素化窒素も
しくは該水素化窒素の有機化合物のガスとを含有する混
合ガスを用いて、金属もしくは金属の窒化物を析出させ
ることによって達成される。[Means for Solving the Problems] This purpose is to provide hydrogenated nitrogen having two or more nitrogen atoms in the molecule, or hydrogenated nitrogen, or The substrate 1 having a region made of a semiconductor or a conductor is heated in an atmosphere containing a hydrogenated nitrogen derivative to perform a surface treatment to expose the surface of the semiconductor or conductor, and then a metal compound gas and molecules are heated. This is achieved by depositing the metal or metal nitride using a mixed gas containing two or more hydrogenated nitrogen atoms or an organic compound gas of the hydrogenated nitrogen.
本発明では、下地基板の表面処理に、還元力の強いヒド
ラジン(Nz Ha )あるいはその誘導体のメチルヒ
ドラジン(Nz H,、(CHi ) 4−)等の分子
中の窒素原子が2以上の水素化窒素もしくは該水素化窒
素の誘導体を含有する雰囲気中で熱処理するので、低温
で下地表面の自然酸化膜等を再現性良く除去することが
でき、処理の過程で下地基板に損傷が入ることもなく、
また、下地基板を構成するA1が溶けたり、PSGなど
が軟化することもなく、この上に導電体層を被着形成し
ても異常成長等がおこることもなく、コンタクト抵抗や
リーク電流の増大はおこらない。 また、導電体層の形
成においても、反応性に冨むヒドラジン(r’1zH4
)あるいはその誘導体のメチルヒドラジン(N、H,(
CH3)、−、)等の分子中の窒素原子が2以上の水素
化窒素もしくは該水素化窒素の誘導体のガスを用いるた
め、金属化合物ガスから容易に金属や金属の窒化物を析
出させることができる。 そして、反応の副生成物は、
揮発性の窒素化合物や低次の炭化水素であるので、析出
した金属等に取り込まれにくく、従来のシラン還元によ
るWのごとき抵抗の増大もほとんどおこらない。 さら
に、基板表面でのN−H結合の解離によるHと原料ガス
との反応による表面反応律速条件で析出させることによ
り、析出層の厚さを均一にすることができ、段差のある
下地基板上にカバレッジよく層形成することができる。In the present invention, hydrogenation of two or more nitrogen atoms in the molecule, such as hydrazine (Nz Ha ) with strong reducing power or its derivative methylhydrazine (Nz H, (CHi) 4-), is used for surface treatment of the base substrate. Since heat treatment is performed in an atmosphere containing nitrogen or a derivative of nitrogen hydride, natural oxide films on the underlying surface can be removed at low temperatures with good reproducibility, and the underlying substrate will not be damaged during the treatment process. ,
In addition, the A1 constituting the base substrate will not melt or the PSG etc. will not soften, and even if a conductive layer is deposited on it, abnormal growth will not occur, resulting in an increase in contact resistance and leakage current. does not occur. Furthermore, in the formation of the conductor layer, highly reactive hydrazine (r'1zH4
) or its derivative methylhydrazine (N, H, (
Because hydrogenated nitrogen or derivatives of hydrogenated nitrogen having two or more nitrogen atoms in the molecule, such as CH3), -, ), is used, metals and metal nitrides can be easily precipitated from metal compound gas. can. And the by-products of the reaction are
Since it is a volatile nitrogen compound or low-order hydrocarbon, it is difficult to be incorporated into precipitated metals, etc., and there is almost no increase in resistance as with W due to conventional silane reduction. Furthermore, by performing deposition under surface reaction rate-determining conditions due to the reaction between H and source gas due to the dissociation of N-H bonds on the substrate surface, the thickness of the deposited layer can be made uniform, and even the thickness of the deposited layer can be made uniform. Can be layered with good coverage.
また、表面処理と導電体層の析出に、同しヒドラジン
(NzH4)あるいはその誘導体のメチルヒドラジン(
N、H,、(CH,)a−□)等を使うことができるの
で、ガスを切り換えるだけで表面処理と導電体層の析出
を同一の装置内で連続して行うことができ、この間に基
板を大気中にさらすこともないので、自然酸化膜やゴミ
等の付着が防止でき、コンタクト抵抗の増大が防止でき
、かつ、製造歩留りも向上する。 バリア層もしくは密
着層となるTiN等と電極・配線層のW等も、CVD法
でカバレンジ良く連続形成することができ、従来のよう
に、バリア層もしくは密着層のカバレンジ不良に起因し
た電極・配線層のはがれ等も生じない。In addition, the same hydrazine (NzH4) or its derivative methylhydrazine (
Since gases such as N, H, (CH, )a-□) can be used, surface treatment and conductor layer deposition can be performed continuously in the same equipment by simply switching the gas. Since the substrate is not exposed to the atmosphere, adhesion of natural oxide films, dust, etc. can be prevented, contact resistance can be prevented from increasing, and manufacturing yields can also be improved. The barrier layer or adhesion layer, such as TiN, and the electrode/wiring layer, such as W, can be formed continuously with good coverage using the CVD method. No peeling of layers occurs.
以下、本発明の実施例について図を参照しつつ詳しく説
明する。 図において、同一もしくは相当する部材には
、同一の番号もしくは記号を付しである。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the figures, the same numbers or symbols are given to the same or corresponding parts.
第11図は、実施例で用いた第1の装置の構成を示す図
である。 この装置は、一つの反応室内で、ガスの切替
えだけで表面処理と導電体層の形成とを行えるように構
成されている。 被処理基板23は反応室21の底部に
設けられた石英窓22上に設置され、石英窓の下側に設
けられたヒーターや赤外線ランプ等の加熱源(図示せず
)によって所定の温度に加熱されるようになっている。FIG. 11 is a diagram showing the configuration of the first device used in the example. This apparatus is configured so that surface treatment and formation of a conductive layer can be performed in one reaction chamber by simply switching gases. The substrate 23 to be processed is placed on a quartz window 22 provided at the bottom of the reaction chamber 21, and heated to a predetermined temperature by a heating source (not shown) such as a heater or an infrared lamp provided below the quartz window. It is now possible to do so.
基板の表面処理および導電体層形成のためのN2H4
等のガス28は、マスフローコントローラ29を介して
ガス導入口26から被処理基板23面に対向するよう配
置されたガスシャワー25をとうして反応室21内に供
給される。 N、H,は液体もしくは高濃度の気体の状
態では、金属と接触して分解するので、配管等にはテフ
ロン処理をするなどして直接金属に接触しないようにす
ることが望ましい。N2H4 for substrate surface treatment and conductor layer formation
The gas 28 is supplied into the reaction chamber 21 via a mass flow controller 29 from a gas inlet 26 through a gas shower 25 arranged to face the surface of the substrate 23 to be processed. In the state of liquid or highly concentrated gas, N, H, and others decompose when they come into contact with metals, so it is desirable to treat piping and the like with Teflon to prevent them from coming into direct contact with metals.
導電体層形成のためのTiC1,WF6等のガス31お
よびキャリアガスとしてのArガス33やH2ガスは、
それぞれマスフローコントローラ29を介してガス導入
口27からガスシャワー25をとうして反応室21内に
供給される。 反応室21内の圧力は、排気口34に接
続された真空ポンプの排気速度とガス導入口26.27
より導入されるガスの流量を調節することにより、制御
される。Gases 31 such as TiC1 and WF6 for forming the conductor layer and Ar gas 33 and H2 gas as carrier gases are as follows:
Each of the gases is supplied into the reaction chamber 21 from a gas inlet 27 via a mass flow controller 29 and a gas shower 25 . The pressure inside the reaction chamber 21 is determined by the exhaust speed of the vacuum pump connected to the exhaust port 34 and the gas inlet 26,27.
This is controlled by adjusting the flow rate of the gas introduced.
第12図は、実施例で用いた第2の装置の構成を示す図
である。 この装置は、基板の表面処理用の表面処理室
と、複数のCVD室をロードロツタ室をかいして接続し
、基板を大気にさらすことなく、別々の反応室で行うよ
うに構成されている。FIG. 12 is a diagram showing the configuration of the second device used in the example. This apparatus is configured to connect a surface treatment chamber for surface treatment of a substrate and a plurality of CVD chambers through a load rotor chamber so that substrates can be treated in separate reaction chambers without being exposed to the atmosphere.
ロードロツタ室35には、基板の出し入れを行うロード
/アンロード(L/1lL)室361表面処理室37゜
CVD室38.39が、おのおのゲートバルブ41を介
して接続されている。 被処理基板は、L/UL室36
からロードロック室35を経由して表面処理室37又は
CVD室38.39のいずれかに搬入され、所定の処理
を行い、全ての処理が終了したあと再びLZUL室36
から搬出されるようになっている。 例えば、表面処理
室37で基板表面の前処理を行い、CVD室38でWの
成長を行い、また、CVD室39でTiNの成長を行う
というような使い方ができる。A load/unload (L/1L) chamber 361, a surface treatment chamber 37, and a CVD chamber 38, 39 are connected to the load rotor chamber 35 through gate valves 41, respectively. The substrate to be processed is in the L/UL chamber 36.
It is carried into either the surface treatment chamber 37 or the CVD chamber 38 or 39 via the load lock chamber 35, where it is subjected to predetermined processing, and after all the processing is completed, it is transferred to the LZUL chamber 36 again.
It is now being removed from the For example, the substrate surface can be pretreated in the surface treatment chamber 37, W can be grown in the CVD chamber 38, and TiN can be grown in the CVD chamber 39.
この間、各反応室37,38.39は定常状態にしてお
くことができ、複数の基板を流れ作業のごとくして同時
に処理することもできる。During this time, each of the reaction chambers 37, 38, 39 can be kept in a steady state, and a plurality of substrates can be processed simultaneously as in an assembly line.
第13図は、実施例で用いた第3の装置の構成を示す図
で、この装置は、基板を搬入するロード室56と基板を
搬出するアンロード室50とを別々に備え、また、2つ
の表面処理室57a、57bと2つの成膜室58a、5
8b を備え、処理能力の向上がはかられた構成とな
っている。 図の51はゲートバルブ、59は排気装置
である。 この装置も、第12図の装置と同様の使い方
をすることができる。FIG. 13 is a diagram showing the configuration of a third apparatus used in the example. One surface treatment chamber 57a, 57b and two film forming chambers 58a, 5
8b, and has a configuration designed to improve processing capacity. In the figure, 51 is a gate valve, and 59 is an exhaust device. This device can also be used in the same way as the device shown in FIG.
呈上Ω夫施■
第11図の装置を用い、シリコン基板上にW層を形成す
る際、ヒドラジンを用いた基板の前処理について以下に
説明する。Pretreatment of the substrate using hydrazine when forming a W layer on a silicon substrate using the apparatus shown in FIG. 11 will be described below.
第1図(a)乃至(c)は、本実施例の工程を示す図で
、図において、1は型シリコン(Si)基板、2は二酸
化シリコン(SiO2)膜、3はコンタクトホール、4
は付着物、5ばW層である。 第1図(a)は、装置に
搬入する前の試料を示すもので、この試料は、まず、直
径6インチの面方位(100)のp−型Si基板1上に
厚さ5000人のSin、膜2をCVD法により形成し
、ついでこの5in2膜2に公知のフォトリソグラフィ
とエツチングの組合せにより、コンタクトホール3を形
成し、ついで、砒素(As)をイオン注入してn゛型の
不純物導入領域IAを形成して、浅いpn接合を形成し
たものである。 コンタクトホル3の底部の半導体基板
上には、エツチングの残滓、プロセスの過程で付着した
有機物などの汚染物、自然酸化膜などからなる付着物4
が存在する。 かかる試料を、第11図の装置の反応室
21内に設置し、ヒドラジンを用いた表面処理を行った
。 反応ガスにはN、H,を、キャリアガスにはH2か
HeかArを用い、流量はそれぞれ10sccm、圧力
0.ITorrの条件で基板の温度をかえて、30秒間
熱処理した(第1図(b))。1(a) to (c) are diagrams showing the steps of this embodiment. In the figures, 1 is a mold silicon (Si) substrate, 2 is a silicon dioxide (SiO2) film, 3 is a contact hole, and 4 is a
is a deposit, and 5 is a W layer. FIG. 1(a) shows a sample before being carried into the apparatus. First, this sample was made of a 5,000-layer thick Si substrate 1 on a p-type Si substrate 1 with a diameter of 6 inches and a plane orientation of (100). , a film 2 is formed by the CVD method, a contact hole 3 is formed in this 5in2 film 2 by a combination of known photolithography and etching, and then n-type impurities are introduced by ion implantation of arsenic (As). A region IA is formed to form a shallow pn junction. On the semiconductor substrate at the bottom of the contact hole 3, there is deposit 4 consisting of etching residue, organic matter and other contaminants deposited during the process, and a natural oxide film.
exists. This sample was placed in the reaction chamber 21 of the apparatus shown in FIG. 11, and subjected to surface treatment using hydrazine. The reaction gas used was N, H, and the carrier gas used was H2, He, or Ar, each with a flow rate of 10 sccm and a pressure of 0. Heat treatment was performed for 30 seconds while changing the temperature of the substrate under the conditions of ITorr (FIG. 1(b)).
ついで、この後、同じ装置内で、W F bとヒドラジ
ンを用いてCVD法等により、第1図(c)のごと(、
コンタクトホール内の基板上にWを選択成長させコンタ
クトを形成した。 Wの成長の条件は以下の通りである
。 反応ガスとしてNzH4及びWF、を用い、各々の
流量は10 secm 、 15secmとし、キャリ
アガスとしてH2を50 sccmとし、圧力は0.I
Torr、 基板の温度は300℃とした。 以下
の反応でWが成長する。Then, in the same apparatus, using W F b and hydrazine, the process was carried out as shown in Fig. 1(c) (,
A contact was formed by selectively growing W on the substrate within the contact hole. The conditions for the growth of W are as follows. NzH4 and WF were used as reaction gases, and their flow rates were 10 sec and 15 sec, H2 was used as a carrier gas at 50 sccm, and the pressure was 0. I
Torr, and the substrate temperature was 300°C. W grows through the following reaction.
3NzHa + 2WI’a→3Ng + 12)IP
+ 2W (1)又こうして作製した各試料に
ついてコンタクト抵抗を測定したところ、200℃以上
の基板温度で表面処理したものは表面処理をしなかった
ものより明らかにコンタクト抵抗が下がることから、N
、H,雰囲気中で200℃以上の温度で熱処理すると清
浄化がおこることがわかった。 基板の温度は、200
℃以上であれば効果があるが、900℃以上の温度では
ヒドラジン自身あるいは副生成物の窒素によってSi基
板が窒化され、−旦清浄化した表面が窒化物で覆われて
しまう恐れがあるので、200″Cから900℃以下が
好ましい。なるべく低温でかつ良好な効果を得るという
観点からは、基板の温度を300℃程度とすることが最
も好ましい
N、H,と付着物との化学反応は下記の通りである。3NzHa + 2WI'a→3Ng + 12) IP
+ 2W (1) Also, when we measured the contact resistance of each of the samples prepared in this way, we found that the contact resistance of those that had been surface-treated at a substrate temperature of 200°C or higher was clearly lower than that of those that had not been surface-treated.
It has been found that cleaning occurs when heat treatment is performed at a temperature of 200° C. or higher in an atmosphere of H. The temperature of the substrate is 200
It is effective at temperatures above 900°C, but at temperatures above 900°C, the Si substrate may be nitrided by hydrazine itself or by-product nitrogen, and the previously cleaned surface may be covered with nitrides. The temperature is preferably from 200"C to 900℃ or less. From the viewpoint of obtaining good effects at the lowest possible temperature, it is most preferable to keep the substrate temperature at about 300℃. The chemical reaction between N, H, and deposits is as follows. It is as follows.
付着物が5in2の場合、
N2H4+ S10□→ Nt + 2HzO+ Si
(2)又は、
2NzHa + Sin□→2Nz + 2HzO+
5iH4(3)付着物が有機物の場合、
jNJ4 + CRH+e → jNz + a
cHa + bCJa+・ ・ ・ ・ (4
)
付着物がAltO,の場合、
3NJa + 2A1zO:+→3Nz + 4AI
+ 68zO(5)上記の反応について、第2図を用い
て説明する。If the deposit is 5in2, N2H4+ S10□→ Nt + 2HzO+ Si
(2) Or 2NzHa + Sin□→2Nz + 2HzO+
5iH4(3) If the deposit is organic, jNJ4 + CRH+e → jNz + a
cHa + bCJa+・ ・ ・ ・ (4
) If the deposit is AltO, 3NJa + 2A1zO: +→3Nz + 4AI
+68zO (5) The above reaction will be explained using FIG. 2.
第2図は、関連する反応の生成自由エネルギー(−ΔG
)を絶対温度(K)にたいしてプロットしたものである
。 (3)式の反応は、600に以上の温度では、−
ΔGが正になるので、矢印の方向に反応が進む。 (
2)式の反応は、1050に以下の温度では、=ΔGが
負であるので、(2)式の反応と(3)式の反応とが協
奏反応であれば、(3)式の反応が優先的におこる。
即ち、Si基板の表面は清浄化される。 なお、表面の
自然酸化膜は、安定な5iOzではなく、5iOXで表
わされる結合の弱いものであるので、実際には先に述べ
たごと<600に以下の200℃(〜473K)でも表
面は清浄化がおこるものと考えられる。Figure 2 shows the free energy of formation (−ΔG
) is plotted against absolute temperature (K). The reaction of equation (3) occurs at temperatures above 600°C, -
Since ΔG becomes positive, the reaction progresses in the direction of the arrow. (
In the reaction of formula (2), at temperatures below 1050, =ΔG is negative, so if the reaction of formula (2) and the reaction of formula (3) are concerted reactions, the reaction of formula (3) is Occurs on a priority basis.
That is, the surface of the Si substrate is cleaned. Note that the natural oxide film on the surface is not stable 5iOz, but has a weak bond expressed by 5iOX, so in reality, as mentioned above, the surface remains clean even at temperatures below 200℃ (~473K). It is thought that this will occur.
一方、
2NJ4+ 3Si 4 Si3Ng + 4Hz
(6)の反応も予測されるが、Siの直接
窒化は、NH,を用いても、通常1000℃以上の高温
でなければおこらない。 また、
5iJa + 3NZ)14 → 5Nz
+ 3St)(a (7)の反応が
、700に以上の温度では一ΔGが正になるので、−旦
形成された5iJ4を分解するように反応が進み、実際
上(5)式の反応によって窒化物が形成されることはな
いと考えられる。On the other hand, 2NJ4+ 3Si 4 Si3Ng + 4Hz
Although the reaction (6) is also expected, direct nitriding of Si usually does not occur at a high temperature of 1000° C. or higher even if NH is used. Also, 5iJa + 3NZ) 14 → 5Nz
+3St)(a) Since -ΔG becomes positive at temperatures above 700°C, the reaction proceeds to decompose 5iJ4 formed at -1, and in fact, the reaction of equation (5) It is believed that nitrides are not formed.
(4)式は全ての温度範囲で一ΔGが負であるので、反
応は起こり得ないように思われる。 しかし、表面に形
成される酸化膜はAi、03のように熱的に安定な構造
でなく、AlX0yのような結合力の弱い自然酸化膜で
あるから、
1Nz)I4+ AIX Oy →i Nz + xA
l + yH2゜の反応が容易におこり、表面は清浄化
される。In equation (4), -ΔG is negative over the entire temperature range, so it seems that no reaction can occur. However, the oxide film formed on the surface does not have a thermally stable structure like Ai,03, but is a natural oxide film with weak bonding strength like AlX0y, so 1Nz) I4+ AIX Oy →i Nz + xA
The l + yH2° reaction occurs easily and the surface is cleaned.
第3図は、基板の温度を300 ’Cで一定とし、表面
処理時間をかえて表面処理した後、先に述べた条件でコ
ンタクトホール内にWを約4000人成長させて形成し
た試料について、1μm2当たりのコンタクト抵抗(R
)と表面処理時間との関係を調べた結果を示す図である
。 第3図には、比較のため、f(Fの工%希釈溶液を
用いて10〜20秒ウェットエツチング処理した場合の
コンタクト抵抗の値と、同様にウェットエツチング処理
した後Alを被着形成した時のコンタクト抵抗の値とを
併せて示している。 図から明らかなごとく、ヒドラジ
ンによる表面処理時間を長くするほどコンタクト抵抗は
小さくなり、30秒以上の処理時間の場合、従来のウェ
ットエツチング処理した場合よりもコンタクト抵抗が低
くなることがわかる。Figure 3 shows a sample formed by keeping the substrate temperature constant at 300'C, changing the surface treatment time, and then growing about 4000 W in the contact hole under the conditions described above. Contact resistance (R
) and surface treatment time. For comparison, Figure 3 shows the contact resistance value when wet etching was performed for 10 to 20 seconds using a dilute solution of As is clear from the figure, the longer the surface treatment time with hydrazine is, the smaller the contact resistance becomes. It can be seen that the contact resistance is lower than in the case.
第4図は、第3図の測定にもちいた試料のうち30秒ヒ
ドラジン処理後WをCVD成長してコンタクトを形成し
たものと、ウェットエツチング処理した後AIを被着形
成してコンタクトを形成したものにつき、ダイオードの
リーク電流とアニルの関係を調べた結果を示す図である
。 図において、(1) は、30秒ヒドラジン処理を
したものにつき、アニールなし、450 ’C,30分
アニールアニール後″C130分アニール後のリーク電
流を示し、又、(2)は、ウェットエツチング処理した
後AIを被着形成したものにつき、アニールなし、45
0″C,30分アニール後のリーク電流を示している。Figure 4 shows the samples used for the measurements in Figure 3, one in which contacts were formed by CVD growth of W after hydrazine treatment for 30 seconds, and one in which contacts were formed by depositing AI after wet etching treatment. FIG. 2 is a diagram showing the results of investigating the relationship between diode leakage current and anil. In the figure, (1) shows the leakage current after hydrazine treatment for 30 seconds, without annealing, after annealing at 450'C for 30 minutes, and after annealing for 130 minutes at 450'C, and (2) shows the leakage current after wet etching treatment. No annealing, 45
It shows the leakage current after annealing at 0″C for 30 minutes.
図から明らかなごとく、本実施例の方法で形成したW/
Stコンタクトを有するダイオードのり−り電流は、従
来の方法によるAl/Siコンタクトを有するダイオー
ドのリーク電流より小さく、特に、450℃以上のアニ
ールを行った場合については、1桁以上も小さい。As is clear from the figure, the W/
The leakage current of a diode with an St contact is smaller than the leakage current of a diode with an Al/Si contact according to the conventional method, and is particularly smaller by more than an order of magnitude when annealing is performed at 450° C. or higher.
星l夏炎施炭
次に、反応ガスにヒドラジンの誘導体であるジメチルヒ
ドラジン(NZ H2(CH3)2)を用いてよるSi
基板の表面処理をする例について以下に説明する。Next, Si
An example of surface treatment of a substrate will be described below.
なお、本実施例では、第1の実施例で用いたのと同様の
Si基板と装置を用いた。Note that in this example, the same Si substrate and device as used in the first example were used.
まず、基板の温度を350℃にした状態で、ジメチルヒ
ドラジン雰囲気に接触させて表面処理した後、反応室内
を一旦排気し、ついでW F b雰囲気を導入し、雰囲
気に接触させ、基板のStによるWF、の還元によって
基板上にWを析出させた。First, with the temperature of the substrate at 350°C, the substrate is brought into contact with a dimethyl hydrazine atmosphere for surface treatment, the reaction chamber is once evacuated, and then a W F b atmosphere is introduced, and the substrate is brought into contact with the atmosphere, and the St of the substrate is W was deposited on the substrate by reduction of WF.
第5図は、基板に析出するWの膜厚の逆数に比例するシ
ート抵抗の値を、基板がWFh雰囲気に接触する時間に
たいしてプロットしたものである。FIG. 5 is a graph in which the value of sheet resistance, which is proportional to the reciprocal of the thickness of W deposited on the substrate, is plotted against the time that the substrate is in contact with the WFh atmosphere.
図には、比較のため、特に表面処理をおこなわなかった
基板についての結果も記載しである。For comparison, the figure also shows the results for a substrate that was not subjected to any particular surface treatment.
ジメチルヒドラジンによる表面処理をした基板では、W
F、雰囲気に接触する時間に関係なくほぼ一定のシート
抵抗を示すが、表面処理をおこなわなかった基板では、
WF、雰囲気に接触する時間が5秒の時は、そのシート
抵抗はSi基板の値を示し、Wがほとんど成長しないが
、時間がたつに従ってシート抵抗が小さくなり、約4Ω
/口になる。For substrates surface-treated with dimethylhydrazine, W
F, the sheet resistance is almost constant regardless of the time of contact with the atmosphere, but in the case of a substrate without surface treatment,
When WF is in contact with the atmosphere for 5 seconds, its sheet resistance shows the value of a Si substrate, and W hardly grows, but as time passes, the sheet resistance decreases to about 4Ω.
/ Becomes a mouth.
一般に、WF、とSiとは下記(8)式のごとく反応し
、
2WFi + 3Si→ 2k + 3SiFa
(8)基板上にWが析出し、Siの露出部分
がなくなると反応は終了する( Tungsten a
nd 0ther Refractory Metal
s for VLSI Appltcation、 v
ols、I −IVMRS、 Pjtsburgh、
PA、(1986−1989)、)。 このことが、シ
ート抵抗が一定になることに対応する。Generally, WF and Si react as shown in equation (8) below, 2WFi + 3Si→ 2k + 3SiFa
(8) The reaction ends when W is precipitated on the substrate and the exposed portion of Si disappears (Tungsten a
nd 0ther Refractory Metal
s for VLSI Application, v
ols, I-IVMRS, Pjtsburgh,
PA, (1986-1989), ). This corresponds to the fact that the sheet resistance becomes constant.
一方、St基板表面に酸化物等が存在すると、W F
&がその間隙から基板内部へ侵入し、結果として、基板
が清浄な場合にくらべてWの膜厚があつくなることがし
られている( H,H,Busta andC,H,T
ang、 J、E]、ectrochem、Soc、+
vol、 133+ 1195(1986)、 ;
T、0hba、 Y、Ouyama、 S、Inoue
、 and M。On the other hand, if oxides etc. exist on the surface of the St substrate, W F
It is known that & enters into the substrate through the gap, and as a result, the W film becomes thicker than when the substrate is clean (H, H, Busta and C, H, T
ang, J, E], electrochem, Soc, +
vol, 133+1195 (1986);
T, Ohba, Y, Ouyama, S, Inoue.
, and M.
Maeda、 Tungsten and 0ther
Refractory Metalsfor VLS
I Application、 vol、 II 、
59(1987)、)即ち、ジメチルヒドラジンによる
表面処理をした基板で、シート抵抗が速やかに一定にな
り、しかも、表面処理しない基板のシート抵抗より高い
値を示すということは、とりもなおさず、ジメチルヒド
ラジン処理によって表面が清浄化され、その表面に薄い
−様なW膜が速やかに形成され、基板の浸食等が止しな
いことを示すものである。Maeda, Tungsten and 0ther
Refractory Metals for VLS
I Application, vol. II,
59 (1987), ), that is, the sheet resistance of a substrate surface-treated with dimethylhydrazine quickly becomes constant and, moreover, exhibits a higher value than the sheet resistance of a substrate without surface treatment. The surface was cleaned by the dimethylhydrazine treatment, and a thin -like W film was quickly formed on the surface, indicating that the erosion of the substrate did not stop.
更に、比較のために、700℃の水素還元により表面処
理した後、WF、雰囲気に接触させた基板のシート抵抗
をはかってみたところ、30〜80Ω/口となり、本実
施例のジメチルヒドラジンによる表面処理をしたものと
略一致する。 このことは、350℃のジメチルヒドラ
ジン処理によって、700℃の水素還元と同程度の清浄
化ができていることを示している。 本実施例の方が、
処理温度がひくく、熱損傷等が少なくなることはいうま
でもない。Furthermore, for comparison, we measured the sheet resistance of a substrate that had been surface treated by hydrogen reduction at 700°C and then brought into contact with WF and an atmosphere, and found that it was 30 to 80 Ω/mouth, which was higher than that of the surface treated with dimethylhydrazine in this example. It almost matches the processed one. This shows that dimethylhydrazine treatment at 350°C achieves the same level of cleaning as hydrogen reduction at 700°C. In this example,
Needless to say, the processing temperature is lower and thermal damage is reduced.
11少裏施■
コンタクトホールを有する絶縁膜を被着形成した基板上
に、バリア層および密着層としての窒化物層と電極・配
線層としての金属層を連続成長する例について、以下に
説明する。11. An example in which a nitride layer as a barrier layer and an adhesion layer and a metal layer as an electrode/wiring layer are successively grown on a substrate on which an insulating film having contact holes is deposited will be described below. .
なお、用いた基板および装置は、第1および第2の実施
例で用いたものと変わらない。 第6図(、a)乃至(
c)は、本実施例の工程を示す図で、図において401
はバリア層で、その他第1図と対応する部材には、同一
番号を付しである。Note that the substrate and device used are the same as those used in the first and second examples. Figures 6(,a) to (
c) is a diagram showing the process of this example, and in the diagram 401
1 is a barrier layer, and other members corresponding to those in FIG. 1 are given the same numbers.
まず、シリコン基板1上に公知のCVD法により厚さ約
5000人のpscrlを形成し眉間絶縁膜2を形成し
、例えば反応性イオンエツチングにより眉間絶縁膜2を
選択的にエツチングして幅約5000人のコンタクトホ
ール3を形成する。ついで、第1の実施例で述べたごと
く表面処理を行い、第6図(a)のごとくコンタクトホ
ール3の底部に基板1の面を表出させる。 ついで、基
板を装置からだすことなく、反応ガスを切り換えて、第
6図(b)に示すように、コンタクトホール3の内面と
眉間絶縁膜2上に、あつさが約500人のTiNからな
るバリア層401をCVD法で形成する。 成長条件は
以下の通りである。 反応ガスとしてはTiCl4を5
secm、 N2H,を20secmキャリアガスと
してH2を50secm それぞれ反応室に導入し、
圧力を0゜1乃至1.Q Torrとし、基板の温度は
600℃とした。 この時おこる反応は2NzHa
+ 2TiC14→ 2TiN + N2
+ 8HCI (9)となり、TiNが析出し、
ちなみに、基板温度が500℃以下の場合は、N2H4
+ TiCl4 → Ti + Nz + 4)
ICI (10)の反応でTiが析出する。First, a pscrl with a thickness of about 5,000 thick is formed on a silicon substrate 1 by a known CVD method to form a glabellar insulating film 2, and the glabellar insulating film 2 is selectively etched with a width of about 5,000 by, for example, reactive ion etching. A contact hole 3 for a person is formed. Then, as described in the first embodiment, surface treatment is performed to expose the surface of the substrate 1 at the bottom of the contact hole 3 as shown in FIG. 6(a). Next, without taking the substrate out of the apparatus, the reaction gas is changed, and as shown in FIG. A barrier layer 401 is formed by a CVD method. The growth conditions are as follows. TiCl4 was used as the reaction gas.
H2 was introduced into the reaction chamber for 50 seconds using N2H as a carrier gas for 20 seconds,
Adjust the pressure to 0°1 to 1. Q Torr, and the substrate temperature was 600°C. The reaction that occurs at this time is 2NzHa
+ 2TiC14→ 2TiN + N2
+8HCI (9), TiN precipitates, and by the way, if the substrate temperature is below 500℃, N2H4
+ TiCl4 → Ti + Nz + 4)
Ti is precipitated by the reaction of ICI (10).
ついで、TiC1aの供給をWF、の供給に切り換えて
、TiNバリア層の上に厚さ約5000人のW層5を形
成する。 Wの成長の条件は、以下の通りである。 反
応ガスとしてはWF、を10scc+a、 Nz H4
をl Qsccm、キャリアガスとしてHeを1005
cc11 それぞれ反応室に導入し、圧力を0.1乃
至10、Q Torrとし、基板の温度は380℃とし
た。Next, the supply of TiC1a is switched to the supply of WF, and a W layer 5 having a thickness of about 5000 layers is formed on the TiN barrier layer. The conditions for the growth of W are as follows. The reaction gas is WF, 10scc+a, Nz H4
l Qsccm, He as carrier gas 1005
cc11 were respectively introduced into the reaction chamber, the pressure was set at 0.1 to 10, Q Torr, and the temperature of the substrate was set at 380°C.
最後に、必要に応じて、例えば反応性イオンエツチング
により、W層5およびTiNバリア層401をエンチン
グすることにより、コンタクトホール3内にTiNバリ
ア層401およびWIii5が埋め込まれた、第6図(
c)に示すごとき配線構造が得られる。なお、層間絶縁
膜上のTiNバリア層401およびW層5を配線形状に
バターニングして直接配線を構成することもできる。Finally, if necessary, by etching the W layer 5 and the TiN barrier layer 401 by, for example, reactive ion etching, the TiN barrier layer 401 and the WIii 5 are embedded in the contact hole 3, as shown in FIG.
A wiring structure as shown in c) is obtained. Note that it is also possible to pattern the TiN barrier layer 401 and W layer 5 on the interlayer insulating film into a wiring shape to form a direct wiring.
本実施例では、バリア層を従来のようにスパッタ法でな
く CVD法で形成するので、形成されたTiNバリア
層401がより緻密であり、かつ、コンタクトホール3
内へのカバレンジも良好である。In this example, the barrier layer is formed by CVD method instead of sputtering method as in the conventional method, so the formed TiN barrier layer 401 is denser and the contact hole 3
Inward coverage is also good.
W層5においても同様である。 また、シラン還元の成
長のときのごとく、反応副生成物がW層中に取り込まれ
ることもないので、抵抗の低いW層を得ることができる
。The same applies to the W layer 5. Furthermore, unlike in the case of silane reduction growth, reaction by-products are not incorporated into the W layer, making it possible to obtain a W layer with low resistance.
第7図は、本実施例の方法で形成したW層の比抵抗とA
Iに対する反射率を、成長温度(基板温度)にたいして
プロントしたものである。 図中、実線が本実施例の方
法で形成したwlに対応し、破線で示された従来例(1
)は、従来のシラン還元によるW層に、また、−点鎖線
の従来例(2)は、従来の水素還元によるW層に対応す
るものである。Figure 7 shows the specific resistance and A of the W layer formed by the method of this example.
The reflectance for I is plotted against the growth temperature (substrate temperature). In the figure, the solid line corresponds to the wl formed by the method of this embodiment, and the dashed line corresponds to the conventional example (1
) corresponds to the W layer formed by conventional silane reduction, and the conventional example (2) indicated by the - dotted chain line corresponds to the W layer formed by conventional hydrogen reduction.
(シラン還元による成長条件は、WF6が5secm、
SiH4が5 secm、 H2が100secm
の混合ガスを用い、圧力はQ、l Torrである。
水素還元による成長の条件は、WF、が10sccm、
H。(The growth conditions for silane reduction are 5 sec for WF6,
SiH4 is 5 sec, H2 is 100 sec
The pressure is Q, l Torr.
The conditions for growth by hydrogen reduction are WF, 10 sccm,
H.
が1000sccmの混合ガスで、圧力は5 Torr
である。〕 第7図から明らかなように、従来の方法で
は、比抵抗が小さくかつ反射率の大きいW層は得られな
かったが、本実施例の方法では、成長温度が凡そ350
℃から450℃の時、従来のものより比抵抗が小さくか
つ反射率の大きいW層が形成される。is a mixed gas of 1000 sccm and the pressure is 5 Torr.
It is. ] As is clear from FIG. 7, with the conventional method, a W layer with low resistivity and high reflectance could not be obtained, but with the method of this example, the growth temperature was approximately 350°C.
When the temperature is from .degree. C. to 450.degree. C., a W layer is formed which has a lower resistivity and a higher reflectance than the conventional one.
第8図は、本実施例の方法によるW層のカバレッジ率を
、従来の方法によるW層のそれと比較した図である。
図中、従来例(1)及び従来例(2)は、第7図のそれ
に対応するものである。カッく し
フジ率は、第8図上部で図示したように、コンタクトホ
ールの側壁上での膜厚の基板の平坦領域上での膜厚に対
する百分率で表される。 本実施例の方法によるwlO
カバレッジ率は、従来の方法によるW層のそれより大き
く、はぼ100%に近い。 なお、WF、に対するN2
H4の流量を小さくし、例えばWF、/Nz H4=1
0/2程度にすると、成長速度は低下するものの、より
カバレッジを良くすることができる。FIG. 8 is a diagram comparing the coverage rate of the W layer according to the method of this embodiment with that of the W layer according to the conventional method.
In the figure, conventional example (1) and conventional example (2) correspond to those in FIG. As shown in the upper part of FIG. 8, the cutout ratio is expressed as a percentage of the film thickness on the side wall of the contact hole to the film thickness on the flat area of the substrate. wlO by the method of this example
The coverage rate is higher than that of the W layer using the conventional method, and is close to 100%. Note that N2 for WF,
Reduce the flow rate of H4, for example WF, /Nz H4=1
If it is set to about 0/2, the growth rate will decrease, but the coverage can be improved.
なお、本実施例では、バリア層の上にW層を形成する例
について述べたが、W層の代わりにCu層やA1層を形
成することもできる。 Cuの成長においては、反応ガ
スとしてCuのハロゲン化合物やCu(H,FA)zの
ような錯体を用いることができる。 また、AIの成長
では、AIのハロゲン化合物やアルキル化AI等の有機
AI化合物などを用いることができる。Although this embodiment has described an example in which a W layer is formed on the barrier layer, a Cu layer or an A1 layer may be formed instead of the W layer. In the growth of Cu, a halogen compound of Cu or a complex such as Cu(H,FA)z can be used as a reactive gas. Further, in the growth of AI, a halogen compound of AI, an organic AI compound such as alkylated AI, etc. can be used.
第9図は、コンタクト抵抗をより低減化すべくバリア層
の形成に先だって、Tiなどからなるコンタクト層40
0を形成した場合の断面を示した図である。 コンタク
ト層としてのTtは、反応ガスにTiCl4とNzH4
を用い、500℃以下の成長温度とすることにより、形
成することができる。 この後は、先に述べたごとくバ
リア層、WあるいはCuもしくはA1層を形成すれば、
配線構造が完成する。 本発明によれば、かかる多層構
造であっても、同一装置内で基板を大気にさらすことな
く形成することができる。FIG. 9 shows a contact layer 40 made of Ti or the like before forming a barrier layer in order to further reduce contact resistance.
FIG. 4 is a diagram showing a cross section when 0 is formed. Tt as a contact layer consists of TiCl4 and NzH4 in the reaction gas.
It can be formed by using a growth temperature of 500° C. or lower. After this, if the barrier layer, W or Cu or A1 layer is formed as mentioned above,
The wiring structure is completed. According to the present invention, even such a multilayer structure can be formed within the same apparatus without exposing the substrate to the atmosphere.
第」4す1虹附
次に、第11図乃至第13図の製造装置により多層配線
構造を形成する例について、説明する。Next, an example of forming a multilayer wiring structure using the manufacturing apparatus shown in FIGS. 11 to 13 will be described.
第10図は、本実施例の工程を示す図である。FIG. 10 is a diagram showing the steps of this example.
第10図(a)から同図(b)までは、基本的には、第
1の実施例の第1図(a)から同図(c)までと同一で
ある。 第10図(b)の工程のあと、反応ガスのWF
6をT i C1aに切り換えて、全面に、接着強化層
としてTiN層(又はTi層)6を形成する(第10図
(C))。この接着強化層の成長は、以下の条件で行う
。 反応ガスのT i C1aとN、H,の流量を共に
lQsccmとし、キャリヤガスのH2の流量は100
secmとし、圧力はQ、 2Torrとした。
基板の温度は、400℃から800℃の間の温度で行っ
たが、TiNの成長には、500 ’Cから700℃の
間の温度が好ましい。10(a) to 10(b) are basically the same as FIG. 1(a) to 10(c) of the first embodiment. After the step in FIG. 10(b), the WF of the reaction gas
6 is changed to T i C1a, and a TiN layer (or Ti layer) 6 is formed on the entire surface as an adhesion reinforcing layer (FIG. 10(C)). The growth of this adhesion reinforcing layer is performed under the following conditions. The flow rates of reaction gas T i C1a, N, and H are both 1Qsccm, and the flow rate of carrier gas H2 is 100
secm, and the pressure was Q, 2 Torr.
The substrate temperature was between 400°C and 800°C, but temperatures between 500'C and 700°C are preferred for TiN growth.
基板の温度を500″C以下にすると、TiNの代わ
りにTiが析出するようになる。If the temperature of the substrate is lower than 500''C, Ti will precipitate instead of TiN.
つぎに、再び反応ガスをWF6に切り換えて、TiN層
6の上にW層を例えば3000人の厚さに、W層5の形
成の時と同一の条件で形成する。Next, the reactive gas is switched to WF6 again, and a W layer is formed on the TiN layer 6 to a thickness of, for example, 3,000 layers under the same conditions as when forming the W layer 5.
ついでこれをパターニングして、W配線層7を形成する
(第10図(d))。 この後、第10図(e)のごと
く、W配線層7を覆って、眉間絶縁層として例えば厚さ
4000人の5iOz膜8を形成し、これにコンタクト
ホール9を開口する。 これを再び、装置の反応室に
セットし、第1の実施例で行ったのと同様の表面処理を
行い、コンタクトホール9内のW配線層7上に付着して
いる酸化物等の付着物を除去する。 最後に、第10図
(f)に示されるごとく、W層5の形成と同様にして、
コンタクトホール9内に厚さ約4000人のW層11を
形成する。 その後ただちに、反応ガスをAICIIに
切替え、全面に第2層目の配線となるAI層12を成長
させる。 このA11iの形成には、AlC1,にかえ
てAI (CH3):lやAI (i−C4H7)
:+等の有機AI化合物をももちいることができる。
このようにして、多層配線構造が形成される。This is then patterned to form a W wiring layer 7 (FIG. 10(d)). Thereafter, as shown in FIG. 10(e), a 5iOz film 8 having a thickness of, for example, 4,000 is formed as a glabellar insulating layer to cover the W wiring layer 7, and a contact hole 9 is opened therein. This was again set in the reaction chamber of the device and subjected to the same surface treatment as in the first embodiment to remove any deposits such as oxides adhering to the W wiring layer 7 in the contact hole 9. remove. Finally, as shown in FIG. 10(f), in the same manner as the formation of the W layer 5,
A W layer 11 having a thickness of about 4000 layers is formed in the contact hole 9. Immediately thereafter, the reactive gas is switched to AICII, and an AI layer 12, which will become the second layer wiring, is grown over the entire surface. For the formation of A11i, instead of AlC1, AI (CH3):l and AI (i-C4H7)
Organic AI compounds such as :+ can also be used.
In this way, a multilayer wiring structure is formed.
なお、以上の実施例では、金属ハロゲン化物として、W
F6.TiC1,、AlClffを使用しているが、こ
の他にも、Mo、V、Zr、Cu。In addition, in the above examples, W was used as the metal halide.
F6. Although TiC1, AlClff are used, other materials include Mo, V, Zr, and Cu.
Au、Ptのハロゲン化物も使用することができる。
また、有機金属化合物や金属錯体としては、W (Co
)、、Au (HFA)も使用することができる。Halides of Au and Pt can also be used.
In addition, as organometallic compounds and metal complexes, W (Co
), , Au (HFA) can also be used.
また、水素化窒素としては、Nz Hz、 NS H5
も使用できる。 水素化窒素の誘導体としては、NZ
Hz(CHz )z の他に、N2H(CH3)3、
N、H,(CH3)、N、H,(CH,l )も使うこ
とができる。In addition, as hydrogenated nitrogen, Nz Hz, NS H5
can also be used. As a derivative of hydrogenated nitrogen, NZ
In addition to Hz(CHz)z, N2H(CH3)3,
N, H, (CH3), N, H, (CH,l) can also be used.
本発明によれば、半導体装置の製造において、下地基板
に損傷や汚染物の再付着を生ずることなく、かつ、低温
で再現性よく表面処理することができ、かかる表面処理
に引続き基板を大気にさらすことなく、コンタクト抵抗
と配線抵抗がともに低い導電体層をカバレッジ良く被着
形成することができるので、低コンタクト抵抗かつ低リ
ーク電流のコンタクトを形成することができ、低抵抗で
カバレッジの良い電極・配線を形成することができる。According to the present invention, in the manufacture of semiconductor devices, it is possible to perform surface treatment at low temperatures with good reproducibility without causing damage to the underlying substrate or redeposition of contaminants, and after such surface treatment, the substrate is exposed to the atmosphere. Since a conductive layer with low contact resistance and wiring resistance can be deposited with good coverage without exposing the material, it is possible to form contacts with low contact resistance and low leakage current, and electrodes with low resistance and good coverage can be formed.・Wiring can be formed.
その結果、特に高密度化・高集積化したICなどの半
導体装置の性能向上と製造歩留りの向上をはかることが
でき、ひいては半導体装置のより一層の高密度化・高集
積化がはかれるという効果がある。As a result, it is possible to improve the performance and manufacturing yield of semiconductor devices such as ICs that are particularly highly dense and highly integrated, which in turn has the effect of further increasing the density and integration of semiconductor devices. be.
第1図は第1の実施例の工程を示す図、第2図はヒドラ
ジンの係る反応の温度依存を示す図、第3図は表面処理
時間とコンタクト抵抗の関係を示す図、第4図はリーク
it流とアニールの関係を示す図、第5図は第2の実施
例の効果を示す図、第6図は第3の実施例の工程を示す
図、第7図は第3の実施例の効果を示す図、第8図は第
3の実施例の効果を示す図、第9図は第3の実施例の変
形例を示す図、第10図は第4の実施例の工程を示す図
、第11図は実施例で用いた第1の装置の構成を示す図
、第12図は実施例で用いた第2の装置の構成を示す図
、第13図は実施例で用いた第3の装置の構成を示す図
である。
図において、
1、は
2.8は
3.9は
4.11は
5.7.11は
6は
12は
400は
401は
シリコン基板、
絶縁層
コンタクトホール
付着物
タングステン層
接着強化層
配線層
コンタクト層
バリア層
21 は 反応室
22 は 石英窓
23 は 被処理基板
25 は ガスジャワ
28、31 は 反応ガス
29 は マスフローコントローラ32、3
3 は キャリアガス
34 は 排気口
35 は ロードロック室
37、57 は 処理室
3B、 39.58 は 成膜室
41、51 は ゲートバルブ
36、50.56 は 搬入/搬出室59
は 排気装置
をそれぞれ示している。Figure 1 is a diagram showing the process of the first example, Figure 2 is a diagram showing the temperature dependence of the reaction of hydrazine, Figure 3 is a diagram showing the relationship between surface treatment time and contact resistance, and Figure 4 is a diagram showing the relationship between surface treatment time and contact resistance. A diagram showing the relationship between leakage IT flow and annealing, FIG. 5 is a diagram showing the effect of the second embodiment, FIG. 6 is a diagram showing the process of the third embodiment, and FIG. 7 is a diagram showing the third embodiment. FIG. 8 is a diagram showing the effect of the third embodiment. FIG. 9 is a diagram showing a modification of the third embodiment. FIG. 10 is a diagram showing the process of the fourth embodiment. 11 is a diagram showing the configuration of the first device used in the example, FIG. 12 is a diagram showing the configuration of the second device used in the example, and FIG. 13 is a diagram showing the configuration of the second device used in the example. 3 is a diagram showing the configuration of the device No. 3. FIG. In the figure, 1, 2.8, 3.9, 4.11, 5.7.11, 6, 12, 400, 401 are silicon substrate, insulation layer contact hole deposit tungsten layer adhesion reinforcement layer wiring layer contact layer The barrier layer 21 is the reaction chamber 22, the quartz window 23, the substrate to be processed 25, the gas jaws 28, 31, the reaction gas 29, the mass flow controllers 32, 3
3 is the carrier gas 34 is the exhaust port 35 is the load lock chamber 37, 57 is the processing chamber 3B, 39.58 is the film forming chamber 41, 51 is the gate valve 36, 50.56 is the loading/unloading chamber 59
indicates the exhaust system.
Claims (8)
は該水素化窒素の誘導体を含有する雰囲気中で、半導体
もしくは導体を有する基板を加熱して、該半導体もしく
は導体の面を表出させる工程と、しかる後、表出した半
導体もしくは導体上に導電体層を被着形成する工程とを
含むことを特徴とする半導体装置の製造方法。(1) A substrate having a semiconductor or a conductor is heated in an atmosphere containing hydrogenated nitrogen or a derivative of the hydrogenated nitrogen having two or more nitrogen atoms in the molecule, and the surface of the semiconductor or conductor is exposed. 1. A method for manufacturing a semiconductor device, comprising the steps of: exposing the exposed semiconductor or conductor; and thereafter depositing a conductive layer on the exposed semiconductor or conductor.
は該水素化窒素の誘導体を含有する雰囲気中で、半導体
もしくは導体の表面の少なくとも一部を覆う絶縁膜を有
する基板を加熱して、該絶縁膜の少なくとも一部を除去
する工程を含むことを特徴とする半導体装置の製造方法
。(2) Heating a substrate having an insulating film covering at least a part of the surface of a semiconductor or conductor in an atmosphere containing hydrogenated nitrogen or a derivative of hydrogenated nitrogen having two or more nitrogen atoms in the molecule; A method for manufacturing a semiconductor device, comprising the steps of: removing at least a portion of the insulating film.
は該水素化窒素の誘導体を含有する雰囲気中で、基板を
200℃乃至900℃の温度に加熱することを特徴とす
る請求項1もしくは2記載の半導体装置の製造方法。(3) The substrate is heated to a temperature of 200° C. to 900° C. in an atmosphere containing hydrogenated nitrogen or a derivative of hydrogenated nitrogen in which the number of nitrogen atoms in the molecule is 2 or more. Alternatively, the method for manufacturing a semiconductor device according to 2.
は該水素化窒素の誘導体と金属化合物とを含有する雰囲
気中で、基板を加熱して、該基板上に前記金属もしくは
金属の窒素含有化合物を析出させる工程を含むことを特
徴とする半導体装置の製造方法。(4) The substrate is heated in an atmosphere containing hydrogenated nitrogen having two or more nitrogen atoms in the molecule, or a derivative of the hydrogenated nitrogen, and a metal compound, so that the metal or metallic nitrogen is deposited on the substrate. A method for manufacturing a semiconductor device, comprising a step of precipitating a compound contained therein.
は該水素化窒素の誘導体と金属化合物とを含有する雰囲
気中で、半導体もしくは導体と絶縁体とがともに表出し
た基板を加熱して、該基板の半導体もしくは導体上に、
前記金属を選択的に被着形成することを特徴とする半導
体装置の製造方法。(5) Heating a semiconductor or a substrate in which both a conductor and an insulator are exposed in an atmosphere containing hydrogenated nitrogen having two or more nitrogen atoms in the molecule or a derivative of the hydrogenated nitrogen and a metal compound. Then, on the semiconductor or conductor of the substrate,
A method for manufacturing a semiconductor device, comprising selectively depositing the metal.
5記載の工程で行うことを特徴とする請求項1記載の半
導体装置の製造方法。(6) The method of manufacturing a semiconductor device according to claim 1, wherein the conductor layer is deposited and formed by the step according to claim 4 or 5.
る工程と前記の導電体層を被着形成する工程とを、その
間に基板を大気にさらすことなく順次行うことを特徴と
する請求項1もしくは6記載の半導体装置の製造方法。(7) A claim characterized in that the step of exposing the semiconductor or conductor surface of the substrate and the step of depositing the conductor layer are performed sequentially without exposing the substrate to the atmosphere in between. 7. The method for manufacturing a semiconductor device according to 1 or 6.
は該水素化窒素の誘導体と金属化合物とを含有する雰囲
気中で、基板を第1の温度に加熱して、該基板上に前記
金属を析出させる工程と、前記雰囲気中で基板を第1の
温度より高い第2の温度に加熱して、該基板上に前記金
属の窒素含有化合物を析出させる工程とを有することを
特徴とする半導体装置の製造方法。(8) The substrate is heated to a first temperature in an atmosphere containing hydrogenated nitrogen having two or more nitrogen atoms in the molecule or a derivative of the hydrogenated nitrogen, and a metal compound, and the The method is characterized by comprising a step of depositing a metal, and a step of heating the substrate in the atmosphere to a second temperature higher than the first temperature to deposit a nitrogen-containing compound of the metal on the substrate. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2120739A JPH088222B2 (en) | 1989-05-09 | 1990-05-09 | Method for manufacturing semiconductor device |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-117128 | 1989-05-09 | ||
| JP11712889 | 1989-05-09 | ||
| JP34097489 | 1989-12-26 | ||
| JP1-340974 | 1989-12-26 | ||
| JP2-58918 | 1990-03-09 | ||
| JP5891890 | 1990-03-09 | ||
| JP2120739A JPH088222B2 (en) | 1989-05-09 | 1990-05-09 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03278431A true JPH03278431A (en) | 1991-12-10 |
| JPH088222B2 JPH088222B2 (en) | 1996-01-29 |
Family
ID=27463704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2120739A Expired - Fee Related JPH088222B2 (en) | 1989-05-09 | 1990-05-09 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088222B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880526A (en) * | 1996-04-15 | 1999-03-09 | Tokyo Electron Limited | Barrier metal layer |
| US6891269B1 (en) | 1995-07-05 | 2005-05-10 | Fujitsu Limited | Embedded electroconductive layer structure |
| JP2005277146A (en) * | 2004-03-25 | 2005-10-06 | Fujitsu Ltd | Manufacturing method of semiconductor device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5379386A (en) * | 1976-12-24 | 1978-07-13 | Toshiba Corp | Etching method |
| JPS57157525A (en) * | 1981-03-23 | 1982-09-29 | Fujitsu Ltd | Surface treating method |
| JPS60739A (en) * | 1983-06-16 | 1985-01-05 | Sanyo Electric Co Ltd | Vapor growth device |
| JPS62286253A (en) * | 1986-06-04 | 1987-12-12 | Fuji Electric Co Ltd | Formation of electrode wiring of semiconductor device |
| JPS6326367A (en) * | 1986-07-18 | 1988-02-03 | Ulvac Corp | Cvd method |
| JPS63270467A (en) * | 1987-04-28 | 1988-11-08 | Toshiba Tungaloy Co Ltd | Coated ferrous alloy excellent in surface accuracy and its production |
| JPS6414924A (en) * | 1987-07-09 | 1989-01-19 | Mitsubishi Gas Chemical Co | Semiconductor treating agent |
-
1990
- 1990-05-09 JP JP2120739A patent/JPH088222B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5379386A (en) * | 1976-12-24 | 1978-07-13 | Toshiba Corp | Etching method |
| JPS57157525A (en) * | 1981-03-23 | 1982-09-29 | Fujitsu Ltd | Surface treating method |
| JPS60739A (en) * | 1983-06-16 | 1985-01-05 | Sanyo Electric Co Ltd | Vapor growth device |
| JPS62286253A (en) * | 1986-06-04 | 1987-12-12 | Fuji Electric Co Ltd | Formation of electrode wiring of semiconductor device |
| JPS6326367A (en) * | 1986-07-18 | 1988-02-03 | Ulvac Corp | Cvd method |
| JPS63270467A (en) * | 1987-04-28 | 1988-11-08 | Toshiba Tungaloy Co Ltd | Coated ferrous alloy excellent in surface accuracy and its production |
| JPS6414924A (en) * | 1987-07-09 | 1989-01-19 | Mitsubishi Gas Chemical Co | Semiconductor treating agent |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891269B1 (en) | 1995-07-05 | 2005-05-10 | Fujitsu Limited | Embedded electroconductive layer structure |
| US5880526A (en) * | 1996-04-15 | 1999-03-09 | Tokyo Electron Limited | Barrier metal layer |
| JP2005277146A (en) * | 2004-03-25 | 2005-10-06 | Fujitsu Ltd | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088222B2 (en) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5232872A (en) | Method for manufacturing semiconductor device | |
| KR940006669B1 (en) | Process for forming metal deposited film containing aluminum as main component by use of alkyl aluminum hydride | |
| CN1204607C (en) | Deposition method of diffusion barrier layer | |
| US4902645A (en) | Method of selectively forming a silicon-containing metal layer | |
| KR0184279B1 (en) | Method of forming metal or metal silicide film | |
| US5747384A (en) | Process of forming a refractory metal thin film | |
| KR960008150B1 (en) | Method for deposition of a refractory metal nitride and method for formation of a conductive film containing a refractory metal nitride | |
| KR20080100153A (en) | How to reduce oxidation and enhance adhesion on electroless CO alloy films for integration with low-k intermetal dielectrics and etch stops | |
| JPH0573254B2 (en) | ||
| JP2004525510A (en) | Copper interconnect structure with diffusion barrier | |
| JPH04221822A (en) | Deposited film formation method | |
| JPH05209279A (en) | Metal film forming apparatus and metal film forming method | |
| JP3189771B2 (en) | Method for manufacturing semiconductor device | |
| JPH08279558A (en) | Method for manufacturing semiconductor device | |
| JPH05129231A (en) | Electrode wiring | |
| CN1231510A (en) | Method for removing pinholes in silicon nitride protective layer | |
| KR930005947B1 (en) | Manufacturing method of semiconductor device | |
| JPH03278431A (en) | Manufacture of semiconductor device | |
| CN1274877C (en) | Method of Atomic Layer Deposition in Chemical Vapor Deposition of Tungsten Metal | |
| JPH09260306A (en) | Thin film formation method | |
| JPH07114203B2 (en) | Method for manufacturing semiconductor device | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| KR100273716B1 (en) | Manufacturing method of semiconductor device | |
| JPS61250173A (en) | Method for growing tungsten silicide film | |
| JPS61250172A (en) | Method for growing tungsten silicide film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |